JPS5924307A

JPS5924307A - 制御装置

Info

Publication number: JPS5924307A
Application number: JP57133481A
Authority: JP
Inventors: Toshihiko Fukai; 深井　敏彦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-07-29
Filing date: 1982-07-29
Publication date: 1984-02-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は制御装置に関するものであり、機能ごとにブロ
ック化されたマイクロコンピュータシステムを直列デー
タ転送によって結合し、少い接続ケーブルで機器の制御
を行ない得る制御装置を提供することを目的とする。

第１図は従来の機器制御装置を用いたビデオテープレコ
ーダ（ＶＴＲ）の制御系の系統図である。

図中１はシステムコントロール回路であり、スイッチ回
路２２表示回路３．モータ制御回路４．オーディオ・ビ
デオ回路６をスイッチ信号１３１表示信号１４．モータ
制御信号１６．オーディオ・ビデオ信号１６によって制
御する回路である。システムコントロール回路１の内部
ハマイクロコンピュータ６．メモ′す７．並列ｌ１０８
，９，１０゜１１をマイクロコンピュータシステムバス
１２で結合しており、中央集中制御方式というべき方式
である。中央集中型であるためにシステムコントロール
回路１にすべての制御信号が集中し１機器の組立が複雑
になるという欠点があった。本発明は、このような欠点
を除去するものであり１組立が容易な機器制御装置を提
供するものである。

以下本発明の一実施例を第２図ないし第８図を用いて説
明する。

第２図は本発明の一実施例である制御装置を用いた直列
−データ転送によるＶＴＲの制御系の系統図である。本
実施例の基本である直列バス２９に。

各種機能ブロックとしてコントロールモジュール１７、
キーボードモジュール１８２表示モジュール１９．モー
タ制御モジュール２０．オーディオ・ビデオ制御モジュ
ール２１が接続されている。コントロールモジュール１
７はマイクロコンピュータ２２．メモリ２３．直列デー
タｌ１０２４をマイクロコンピュータシステムバス３ｏ
で結合したものであり、直列データ転送を管理制御する
機能をもっている。キーボードモジュール１８はスイッ
チ信号を入力して直列並列データ変換回路２６で並列デ
ータを直列データに変換してシステムＩくス２９に出力
する機能をもっている。表示モジュール１９は直列バス
２９のデータから表示に必要なデータを取出し並列デー
タに変換しランプ表示させる機能をもっている。モータ
制御モジュール２０はキーボードモジュール１８からの
スイッチ信号を変換回路２７で並列信号に変換しモータ
を制御し、またモータの制御の状態を直列並列データ変
換回路２７で直列データに変換して表示モジュール１９
．オーディオ・ビデオ制御モジュール２１に転送する機
能をもっている。２１はオーディオ・ビデオ制御モジュ
ールであり、キーボードモジュール２６から送られてく
る直列データおよびモータ制御モジュール２ｏから送ら
れてくる直列データを直列並列データ変換回路２８で並
列データに変換してオーディオ回路、ビデオ回路を制御
する機能をもっている。第３図は本実施例に用いている
コントロールモジュール１７の直列データＩ　／　０２
４の詳細な回路図であるｏ３１はシフトレジスタでアリ
マイクロコンピュータシステムバス３ｏに接続し、直列
ノ（ス２９の中の１本である直列データ４０と並列デー
タ４３を変換するための回路であるｏ３２はクロック、
４バス発生回路で６Ｌ　３１のシフトレジスタのための
クロックおよび他のモジュールが直列並列データ変換す
るためのシフト用クロック４１を発生する０４４はクロ
ックパルス制御信号であり、クロックツＯレス発生回路
３２を０Ｎ１０ＦＦするだめの制御信号である。４６は
クロックパルス出力終了信号であり、シフトレジスタが
シフト動作を終了したとき出力する。３３はインバータ
であり、２９の直列バスを通じて多数の機能モジュール
を駆動する）（ラフ１の役目をもっている。直列データ
４０は双方向であり、直列データｌ１０２４から信号が
出力する期間と、他の機能モジュールから信号が入力す
る期間がある。そのための入出力切替回路がＮＡＮＤ回
路３４とオーブンコレクタ出力のインバータ３５である
。４６は直列出力データであり、シフトレジスタ３１に
クロック信号４１が加えられると常に出力される。前記
の様に直列データを出力する期間と入力する期間に分け
るだめに直列データ出力許可信号４２がある。３６は複
数の機能モジュールが直列データ転送のタイミングをつ
かみやすくするための割込信号３Ｂの出力バッファをか
ねたインバータである。３７も出カバソファをかねたイ
ンバータであるが出力される信号３９はアドレス信号で
あり、直列データ４０の内容がアドレスであることを示
すための信号である。

第４図に周辺モジュールの中の直列並列データ変換回路
２６の詳細を示す。６６はマイクロコンピュータ、４７
はメモリ、４８は並列データを入出力するだめの並列工
１０１であり４９はシフトレジスタ６０とデータ交換す
るだめの並列ｌ１０２で、Ｓる。６４はマイクロコンピ
ュータシステムバスでありマイクロコンピュータ６６．
メモリ４７゜並列ｌ１０ａｓ、並列ｌ１０４９を結合し
ている。

５０はシフトレジスタであり直列データ４０を並列デー
タ６６に変換する回路である。６１はクロックパルス制
御回路であり、第２図に示すコントロールモジュール１
７から出力されたクロック信号４１ｅシフトパルス６１
とし！シフトレジスタ６０に加える機能とシフト終了時
に直列入出力終了信号６ｏを並列Ｉ　／　０４９に出力
する機能をもっている。３Ｂは割込信号でありモジュー
ル間のタイミングをとるためにコントロールモジュール
から出力された信号である０３９もコントロールモジュ
ールから出力されたアドレス信号であり、直列データ４
０がアドレスであることを示すものである。直列データ
４０はコントロールモジュール１７と同様に双方向に信
号が流れるためモジュールがデータを送り出したいとき
のみ直列データ出力許可信号６７を出力し、直列出力デ
ータ６日が直列データライン４０に出力される。

第６図に直列データの構造を示す。なお第６図では直列
データが８ビツトの場合を示している０３８は割込信号
でありコントロールモジュール１７から周期的に出力さ
れるパルスである。３９はアドレス信号であり”ＬＯＷ
”の期間がＡＤＤＦＩＥＳＳデータ転送期間、”ＨＩＧ
Ｈ”の期間がＤＡＴＡ転送期間である。４１はクロック
信号でありシフトレジスタ３ｏまたはシフト用ノ々ルス
６ｏである。

４０は直列データでありクロック信号４１に同期して変
化する信号である。この直列データはＡＤＤＲＥＳＳと
ＤＡＴＡを交互に時分割で転送しており、アドレス信号
３９の”ＨＩＧＨ”ＬＯＷ”で区別が可能である。また
直列データの送信元（以後トーカと呼ぶ）はアドレスの
ときはコントロールモジュールと決まっているがデータ
のときは一定せず、直前に転送されたアドレスから、各
機能モジュールは自分がトーカになるべきか受信モジュ
ール（以後リスナと呼ぶ）になるべきかを判定し、転送
を行う。したがって本システムでは各機能モジュールに
はあらかじめトークするアドレスが決められていること
が必要である。また本システムではりスンは自由である
が同時に複数のモジュールがトーカになる″ことは禁止
されなければならない。

第６図にコントローラの各部の波形を示す０３Ｂはタイ
ミングをとるための割込信号であり周期的にパルスを出
力する。３９はアドレス信号であり”Ｌｏｔ”でＡＤＤ
ＲＥＳＳ、”ＨＩ（ｒＨ”でＤＡＴＡであり、ＡＤＤＲ
ＥＳＳ−、ＤＡＴＡ、ＡＤＤＲＫ８Ｓ→ＤＡＴＡとくり
かえす４１はクロック出力であり。

シフトレジスタのだめのシフトパルスである０なお第６
図では一度に８ビツトの直列データを転送するときのよ
うすを示しているｏ４４はクロックパルス制御信号であ
り、”ＨＩＧＨ”のときクロック出力４１は出力可能で
あるが、８ビツトのデータ出力終了時にクロックパルス
出力終了信号４６が”ＨＩＧＨ”となるため、この信号
を受けてクロックパルス制御信号４４は＝ｔ　Ｌ　ＯＷ
　ｌ？となり。

したがってクロックパルスの出力も中止される０４２は
直列データ出力許可信号であり、コントロールモジュー
ルではアドレス信号３９が’ＬＯＷ”であることを検知
し直列データ出力を許可する。

したがってクロック出力４１に同期して直列データ４０
は出力される。３９のアドレス信号が”ＨＩＧＨ”であ
るときはコントロールモジュールはトークしてはならな
い期間（ＤＡＴＡ期間）であるから直列データ出力許可
信号４２はｔ　Ｌ　ＯＷ　Ｉ＋である。

第７図に周辺の機能モジュールの波形を示す。

割込信号入力３日のパルスによってアドレス信号３９を
チェックし、”ＬＯＷ”のとき１ｄＡＤＤＲＫｓｓ期間
であるから次に記述するリスン処理を行う。

まずクロックパルス制御信号６９を”ＨＩＧＨ”としク
ロック人力４１を入力可能な状態にして待機する。クロ
ック信号４１が入力されるとシフトレジスタ６ｏはシフ
ト動作を行い、８ビツトのシフトを完了したとき直列入
出力終了信号６ｏが出力するのでこれを受けてクロック
パルス制御信号６９ｉ”ＬＯＷ”とする。シフトレジス
タ５ｏにはアドレスが存在しているのでマイクロコンピ
ュータ６６は並列ｌ１０４９を通じて読みとり、次のＤ
ＡＴＡ期間にトークすべきかりスンすべきかを判断する
０リスンすべきアドレスであったなら。

さきほどのアドレスと全く同様にデータをリス７し、マ
イクロコンピュータ６６は該当メモリにデータを格納す
る。もしトークすべきアドレスをリス７したならば１次
の割込信号３８が入力されるまでにトークすべきデータ
を準備し１割込信号３８が入力されるとただちにクロッ
クパルス制御信号６９と直列データ出力許可信号６７を
’ＨＩＧＨ”とする。コントロールモジュール１７から
のクロック信号４１によって８ビツトのデータ転送を終
了すると直列入出力終了信号６０が出力されるため、ク
ロックパルス制御信号６９と直列データ出力許可信号５
７を”ＬＯＷ”としてトーク処理を終了する。

第８図にデータ変換のようすを示す０１７はコントロー
ルモジュールでありアドレスをトークする。１Ｂ、１９
，２０．２１はそれぞれ機能モジュールでありアドレス
をリス７して自分のモジュールに該当したアドレスであ
ればデータをトークし、該当しないアドレスであればデ
ータをリス７する。

まず同図（１）に示すように、コントロールモジュールがト
ーカとなり１周辺の機能モジュールにアドレスをトーク
する。

同図（１１）に示すように、モジュール１８がトークす
べきアドレスであったのでモジュール１８がトーカ、他
のモジュールはリスナとなり、モジュール１８がデータ
をトークする。

同図（ｍ　）に示すように、再びコントロールモジュー
ル１７がトーカとなり１周辺の機能モジュールにアドレ
スをトークする。

同図（１ｖ）に示すように、モジュール１９がトークす
べきアドレスであったのでモジュール１９がトーカ、他
のモジュールはリスナとなり、モジュール１９がデータ
をトークする。

このようにコントローンモジュールがアドレスをトーク
、アドレスに該当した周辺モジュールがデータをトーク
、再びコントロールモジュールが次のアドレスをトーク
、これを順次くりかえし、トークするモジュール以外の
他のモジュールがすべてリス７するように規定すること
によって、モジュール間のデータ交換が直列データバス
を通じて可能となる。

以上のように本発明によれば機能モジュール間を直列デ
ータ転送によって会話することが可能となり、機器の制
御を少い接続線でモジュールを連結して行なうことがで
き１機器の組立を容易にできる。

【図面の簡単な説明】

第１図は従来９機器制御装置を用いたＶＴＲの系統図、
第２図は本発明の一実施例である制御装置を用いたＶＴ
Ｒの系統図、第３図は同装置に用いたコントロールモジ
ュールの回路図、第４図は同装置の直列並列データ変換
回路の回路図、第６図は同装置の直列データの構成を示
す模式図、第６図は同装置のコントローラの各部の波形
図、第７図に同装置の機能モジコールの波形図、第８図
は同装置の動作説明図である。１・・・・・・システムコントロール回路、２・・・・
・・スイッチ回路、３・・・・・・表示回路、４・・・
・・・モータ制御回路、６・・・・・・オーディオ・ビ
デオ回路、６・・・・・・マイクロコンピュータ、７・
川・・メモリ、８，９，１０．１１・・・・・・並列Ｉ
　１０　、１２・・・・・・マイクロコンピュータシス
テムバス、１３・川・・スイッチ信号、１４・・団・表
示信号、１６・・・・・・モータ制御信号、１６・・・
・・・オーディオ・ビデオ制御信号、１７・・・・・・
コントロールモジュール、１８・・団・キーボードモジ
ュール。１９・・・・・・表示モジュール、２ｏ・川・・モータ
制御モジュール２２１・面・オーディオ・ビデオ制御モ
ジュール％２２・・・・・・マイクロコンピュータ、２
３・・・・・・メモリ、２４・・・・・・直列データエ
１０．２６，２６゜２７．２８・・・・・・直列並列デ
ータ変換回路、２９・・・・・・直列ハス、３０・・・
・・・マイクロコンピュータシステムバス、３１・・・
・・・シフトレジスタ、３２・・・・・・クロックパル
ス発生回路、３３・・・・・・インバータ、３４・・・
・・・ＮＡＮＤ回路、３６・・・・・・オーブンコレク
タ出力インパータ、３６．３７・・印・インバータ、３
８・・・・・・割込信号、３９・・・・・・アドレス信
号、４０・・・・・・直列データ、４１・・・・・・ク
ロック信号、４２・・・・・・直列デー掲出力許可信号
、４３・・・・・・並列データ、４４・・−・・・クロ
ックパルス制御信号、４５・・・・・・クロックパルス
出力終了信号、４６・・・・・・直列出力データ。４７・・・・・・メモリ、４８・・・・・・並列Ｉ１０
．４９・川・・並列工１０．６ｏ・・・・・・シフトレ
ジスタ、６１・・・・・・クロックパルス制御回路、６
２・・・・・・ＮＡＮＤ回路。６３・・・・・・オープンコレクタ出力インバータ、６
４・・印・マイクロコンピュータシステムバス、６５・
・・・・・並列データ、６６・旧・・マイクロコンピュ
ータ。６７・・・・・・直列データ出力許可信号、６８・・・
・・・直列出力データ、６９・・・・・・クロックパル
ス制御信号。６０・・・・・・直列入出力終了信号、６１・旧・・シ
フトパルス。代理人の氏名　弁理士　中　尾　敏　男　ほか１名ｍ　
　　　　　　　　　　　　　　　　　　　　　　　　　
城ＷＡ３図４第４図第５図ＡＤＤＲＥＳＳ　ｆ−タｋｍＸＦ１間ＤＡＴＡ転送期間

Claims

【特許請求の範囲】

機能ごとにブロック化された複数の直列並列データ変換
器を用いて、前記マイクロコンピュータと制御される機
器との間を直列データ転送によって結合し１機器の制御
を行うことを特徴とする制御装置。