JPS592402B2 - スイッチング回路の駆動回路 - Google Patents
スイッチング回路の駆動回路Info
- Publication number
- JPS592402B2 JPS592402B2 JP51019193A JP1919376A JPS592402B2 JP S592402 B2 JPS592402 B2 JP S592402B2 JP 51019193 A JP51019193 A JP 51019193A JP 1919376 A JP1919376 A JP 1919376A JP S592402 B2 JPS592402 B2 JP S592402B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- switching
- resistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplitude Modulation (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明は、平衡変調回路や同期検 回路などのスイッチ
ング回路に、入力信号を供給する駆動回路において、特
に電源電圧の変動や温度変化に対して動作が安定で、し
かもスイッチング出力にオフセット電圧が生じないよう
にしようとするものである。
ング回路に、入力信号を供給する駆動回路において、特
に電源電圧の変動や温度変化に対して動作が安定で、し
かもスイッチング出力にオフセット電圧が生じないよう
にしようとするものである。
以下その一例について説明しよう。
図において、１は本発明による１駆動回路、２はこの例
では平衡変調回路を示す。
では平衡変調回路を示す。
そして駆動回路１において、Ａ１は差動アンプで、トラ
ンジスタＱ１．Ｑ２のエミッタが定電流源用のトランジ
スタＱ３のコレクタに接続され、トランジスタＱ１のベ
ースがコンデンサＣ０を通じて入力端子Ｔ、に接続され
ると共に、抵抗器Ｒ８を通じてバイアス電源Ｅ１に接続
され、トランジスタＱ２のベースが電源Ｅ１に接続され
、トランジスタＱｔ 、Ｑ２のコレクタが抵抗器ＲＩＩ
Ｒ２を通じて電源端子Ｔ２に接続される。
ンジスタＱ１．Ｑ２のエミッタが定電流源用のトランジ
スタＱ３のコレクタに接続され、トランジスタＱ１のベ
ースがコンデンサＣ０を通じて入力端子Ｔ、に接続され
ると共に、抵抗器Ｒ８を通じてバイアス電源Ｅ１に接続
され、トランジスタＱ２のベースが電源Ｅ１に接続され
、トランジスタＱｔ 、Ｑ２のコレクタが抵抗器ＲＩＩ
Ｒ２を通じて電源端子Ｔ２に接続される。
さらにトランジスタＱ５．Ｑ６が設けられ、それらのベ
ースがトランジスタＱ１．Ｑ２のコレクタに接続され、
トランジスタＱ５．Ｑ６のコレクタは抵抗器Ｒ９を通じ
て端子Ｔ２に接続され、それらのエミッタは抵抗器Ｒ５
，Ｒ６を通じて接地されると共に、端子Ｔ３．Ｔ４に接
続される。
ースがトランジスタＱ１．Ｑ２のコレクタに接続され、
トランジスタＱ５．Ｑ６のコレクタは抵抗器Ｒ９を通じ
て端子Ｔ２に接続され、それらのエミッタは抵抗器Ｒ５
，Ｒ６を通じて接地されると共に、端子Ｔ３．Ｔ４に接
続される。
また抵抗器Ｒ９に得られる電圧が、トランジスタＱ４に
そのベースバイアスとして供給されると共に、このトラ
ンジスタＱ４のコレクタにダイオードＤ１が接続され、
このダイオードＤ、に得られる一定電圧がトランジスタ
Ｑ３にそのベースバイアスとして供給される。
そのベースバイアスとして供給されると共に、このトラ
ンジスタＱ４のコレクタにダイオードＤ１が接続され、
このダイオードＤ、に得られる一定電圧がトランジスタ
Ｑ３にそのベースバイアスとして供給される。
またトランジスタＱｌ、Ｑ２のコレクタ間に、抵抗器Ｒ
３，Ｒ４が直列接続されると共に、トランジスタＱ７が
設けられ、そのベースが抵抗器Ｒ３，Ｒ４の接続中点に
接続され、そのコレクタが端子Ｔ２に接続され、そのエ
ミッタが抵抗器Ｒ７を通じて接地されると共に、端子Ｔ
５に接続される。
３，Ｒ４が直列接続されると共に、トランジスタＱ７が
設けられ、そのベースが抵抗器Ｒ３，Ｒ４の接続中点に
接続され、そのコレクタが端子Ｔ２に接続され、そのエ
ミッタが抵抗器Ｒ７を通じて接地されると共に、端子Ｔ
５に接続される。
一方、平衡変調回路２においては、端子Ｔ３とＴ５との
間に、抵抗器Ｆｔ＋ｔとスイッチング用トランジスタの
コレクタ・エミッタ間とが直列接続されると共に、トラ
ンジスタＱｌｌのコレクタがトランジスタＱ１３のベー
スに接続されてスイッチング回路Ａ１１が構成され、ま
た同様にして端子Ｔ４とＴ５との間に、抵抗器Ｒ１□と
トランジスタＱ ＋ ２のコレクタ・エミッタ間が直列
接続されると共に、トランジスタＱ１□のコレクタがト
ランジスタＱ１４のベースに接続されてスイッチング回
路Ａ１２が構成される。
間に、抵抗器Ｆｔ＋ｔとスイッチング用トランジスタの
コレクタ・エミッタ間とが直列接続されると共に、トラ
ンジスタＱｌｌのコレクタがトランジスタＱ１３のベー
スに接続されてスイッチング回路Ａ１１が構成され、ま
た同様にして端子Ｔ４とＴ５との間に、抵抗器Ｒ１□と
トランジスタＱ ＋ ２のコレクタ・エミッタ間が直列
接続されると共に、トランジスタＱ１□のコレクタがト
ランジスタＱ１４のベースに接続されてスイッチング回
路Ａ１２が構成される。
そしてトランジスタＱ１ｓ ＋ Ｑ１４は共通の抵抗器
Ｒ１□を負荷としてエミッタ接地とされ、そのコレクタ
が出力端子Ｔ６に接続される。
Ｒ１□を負荷としてエミッタ接地とされ、そのコレクタ
が出力端子Ｔ６に接続される。
さらに、Ａ１３は差動アンプを示し、トランジスタＱ１
５．Ｑ、６のエミッタが定電流用の抵抗器Ｒ１３を通じ
て接地され、トランジスタＱ１５ ｔ Ｑｌａのベース
間に抵抗器Ｒ１４が接続され、トランジスタＱ１５のベ
ースがスイッチング信号の入力端子Ｔ７に接続され、ト
ランジスタＱ１５ 、Ｑ１６のコレクタが抵抗器Ｒ１５
ｔ Ｒ１６を通じて端子Ｔ２に接続されると共に、トラ
ンジスタＱｌｌ ＋ Ｑｌ□のベースに接続される。
５．Ｑ、６のエミッタが定電流用の抵抗器Ｒ１３を通じ
て接地され、トランジスタＱ１５ ｔ Ｑｌａのベース
間に抵抗器Ｒ１４が接続され、トランジスタＱ１５のベ
ースがスイッチング信号の入力端子Ｔ７に接続され、ト
ランジスタＱ１５ 、Ｑ１６のコレクタが抵抗器Ｒ１５
ｔ Ｒ１６を通じて端子Ｔ２に接続されると共に、トラ
ンジスタＱｌｌ ＋ Ｑｌ□のベースに接続される。
このような構成によれば、端子Ｔ、に入力信号Ｓ１が供
給されると、トランジスタＱ、、Ｑ２のコレクタには互
いに逆相の信号−Ｓｌ、Ｓｌが得られ、これら信号−８
１，ＳｌがトランジスタＱ５．Ｑ６を通じて端子Ｔ３．
Ｔ４に取り出される。
給されると、トランジスタＱ、、Ｑ２のコレクタには互
いに逆相の信号−Ｓｌ、Ｓｌが得られ、これら信号−８
１，ＳｌがトランジスタＱ５．Ｑ６を通じて端子Ｔ３．
Ｔ４に取り出される。
そしてこの場合、トランジスタＱ１．Ｑ２のコレクタ電
圧（対接地直流電圧）は互いに等しいが、これをｖｃと
すれば、抵抗器Ｒ３ｒ Ｒ４との接続点の直流電位もｖ
ｃである。
圧（対接地直流電圧）は互いに等しいが、これをｖｃと
すれば、抵抗器Ｒ３ｒ Ｒ４との接続点の直流電位もｖ
ｃである。
またこのときトランジスタＱ１．Ｑ２のコレクタに得ら
れる信号−８１ｙＳ１は互いに逆相であるから、抵抗器
Ｒ３，Ｒ４との接続点には、信号−８いあるいはＳｌの
成分は得られない。
れる信号−８１ｙＳ１は互いに逆相であるから、抵抗器
Ｒ３，Ｒ４との接続点には、信号−８いあるいはＳｌの
成分は得られない。
すなわち、抵抗器Ｒ３とＲ４との接続点には、直流電圧
Ｖｏだけが得られる。
Ｖｏだけが得られる。
そしてこの直流電圧ＶｏがトランジスタＱ７のベースに
供給されているので、そのベース・エミッタ間の降下電
圧をＶＢＥとすれば、トランジスタＱ７のエミッタ電圧
、すなわち、端子Ｔ、の直流電位は（ｖｃ ＶＢＥ）
となる。
供給されているので、そのベース・エミッタ間の降下電
圧をＶＢＥとすれば、トランジスタＱ７のエミッタ電圧
、すなわち、端子Ｔ、の直流電位は（ｖｃ ＶＢＥ）
となる。
そしてトランジスタＱ１１．Ｑ１２のエミッタは、端子
Ｔ５を通じ、さらにトランジスタＱ７のエミッタを通じ
て交流的に接地されているので、端子Ｔ３の信号−８，
は、抵抗器Ｒ１□とトランジスタＱｌｌのコレクタ・エ
ミッタ間との直列回路に供給され、また端子Ｔ４の信号
Ｓ１は、抵抗器Ｒ１°とトランジスタＱ１２のコレクタ
・エミッタ間との直列回路に供給される。
Ｔ５を通じ、さらにトランジスタＱ７のエミッタを通じ
て交流的に接地されているので、端子Ｔ３の信号−８，
は、抵抗器Ｒ１□とトランジスタＱｌｌのコレクタ・エ
ミッタ間との直列回路に供給され、また端子Ｔ４の信号
Ｓ１は、抵抗器Ｒ１°とトランジスタＱ１２のコレクタ
・エミッタ間との直列回路に供給される。
そして端子Ｔ７にスイッチングパルスＳ７が供給される
と、これによりトランジスタＱ１５９ Ｑ１６が互いに
逆相でオンオフされ、トランジスタＱ１．。
と、これによりトランジスタＱ１５９ Ｑ１６が互いに
逆相でオンオフされ、トランジスタＱ１．。
Ｑ１□のベースには互いに逆相のスイッチングパルス−
８７，Ｓ７が供給されると共に、このとき、トランジス
タＱｏｙＱ１２のエミッタ電圧は端子Ｔ５の直流電位（
ＶＣＶＢＥ）で一定なので、トランジスタＱｔ□ＦＱ１
２は、スイッチングパルス−８７、Ｓ７により互いに逆
相でオンオフされる。
８７，Ｓ７が供給されると共に、このとき、トランジス
タＱｏｙＱ１２のエミッタ電圧は端子Ｔ５の直流電位（
ＶＣＶＢＥ）で一定なので、トランジスタＱｔ□ＦＱ１
２は、スイッチングパルス−８７、Ｓ７により互いに逆
相でオンオフされる。
従ってトランジスタＱｌｌのコレクタには、信号−８１
がパルス−８７でスイッチングされた信号が取り出され
、トランジスタＱ１□のコレクタには信号Ｓ１がパルス
Ｓ７でスイッチングされた信号が取り出される。
がパルス−８７でスイッチングされた信号が取り出され
、トランジスタＱ１□のコレクタには信号Ｓ１がパルス
Ｓ７でスイッチングされた信号が取り出される。
そしてこれらスイッチング出力が、トランジスタＱ１３
ｔ Ｑ１４により加算されるので、端子Ｔ６には、信
号Ｓ１をパルスＳ７でダブルスイツチングした信号、す
なわち、平衡変調信号Ｓ６が取り出される。
ｔ Ｑ１４により加算されるので、端子Ｔ６には、信
号Ｓ１をパルスＳ７でダブルスイツチングした信号、す
なわち、平衡変調信号Ｓ６が取り出される。
こうしてこの例においては、平衡変調が行われるわけで
あるが、この場合、端子Ｔ３．Ｔ４の直流電位は、トラ
ンジスタＱ１．Ｑ２のコレクタ電圧■ｃからトランジス
タＱ５ 、ＱｅのＶＢＥだけ低い（ｖｏ ＶＢＥ ）
であり、これは端子Ｔ５の直流電位に等しい。
あるが、この場合、端子Ｔ３．Ｔ４の直流電位は、トラ
ンジスタＱ１．Ｑ２のコレクタ電圧■ｃからトランジス
タＱ５ 、ＱｅのＶＢＥだけ低い（ｖｏ ＶＢＥ ）
であり、これは端子Ｔ５の直流電位に等しい。
従ってスイッチング回路Ａ１１ 、Ａ １２において信
号−８１，Ｓｌのスイッチングが行われるとき、トラン
ジスタＱｌｌ ｔＱ１２のコレクタ・エミッタ間に直流
電位差が与えられないので、そのような直流電位差によ
るオフセット電圧が、出力信号Ｓ６に含まれることがな
い。
号−８１，Ｓｌのスイッチングが行われるとき、トラン
ジスタＱｌｌ ｔＱ１２のコレクタ・エミッタ間に直流
電位差が与えられないので、そのような直流電位差によ
るオフセット電圧が、出力信号Ｓ６に含まれることがな
い。
また端子Ｔ２の電源電圧Ｖｃｃが変動して端子Ｔ３〜Ｔ
５の直流電位が変動しても、すべて同じ方向に、かつ、
等しい大きさだけ変化するので、変調回路２の動作に影
響を与えることがない。
５の直流電位が変動しても、すべて同じ方向に、かつ、
等しい大きさだけ変化するので、変調回路２の動作に影
響を与えることがない。
さらに、温度変化によりトランジスタＱ１ ｙ Ｑ２
。
。
Ｑ、〜Ｑ７のＶＢＥなどが変化しても、やはり端子Ｔ３
〜Ｔ、の直流電位の変化は同じになるので、後段の動作
に影響を与えることがない。
〜Ｔ、の直流電位の変化は同じになるので、後段の動作
に影響を与えることがない。
またＩＣ化が極めて容易である。
なお、上述において、トランジスタＱ、１Ｑ２１Ｑ５〜
Ｑ７はそれぞれダーリントン接続されていてもよい。
Ｑ７はそれぞれダーリントン接続されていてもよい。
図は本発明の一例の接続図である。
Claims (1)
- １ 第１及び第２の入力端子Ｔ３．Ｔ４と、共通端子Ｔ
、との間に、第１及び第２の抵抗器Ｒ１１＋ Ｒ１□と
第１及び第２のトランジスタＱ１０．Ｑ１□のコレクタ
・エミッタ間とがそれぞれ直列接続され、上記第１及び
第２の抵抗器Ｒ１１，Ｒ１２と上記第１及び第２のトラ
ンジスタＱ１１．Ｑ、２との接続点が加算回路（Ｑ１３
、Ｑ１４− Ｒｔ□）を通じて出力端子Ｔ６に接続さ
れ、上記第１及び第２のトランジスタＱ１１゜Ｑ１２の
ベースに互いに逆相のスイッチング信号−８７、Ｓ７が
供給されてダブルスイツチングが行われるスイッチング
回路２を駆動する駆動回路において、第１及び第２のト
ランジスタＱ、、Ｑ２を有して入力信号Ｓ１が供給され
る差動アンプＡ１と、上記第１及び第２のトランジスタ
ＱＩＱ２のコレクタにそれぞれ接続されてそのコレクタ
出力をそれぞれ取り出す第３及び第４のトランジスタＱ
５９Ｑ６と、上記第１及び第２のトランジスタＱｌ、Ｑ
２のコレクタ間に直列接続された第１及び第２の抵抗器
Ｒ３，Ｒ４と、この第１及び第２の抵抗器Ｒ３、Ｒ４の
接続中点の直流電圧を取り出す第５のトランジスタＱ７
とを有し、上記第３〜第５のトランジスタＱ５〜Ｑ７は
いずれも同じ接地形式とされ、上記第３及び第４のトラ
ンジスタＱ５．Ｑ６から上記入力信号Ｓ１の平衡出力が
取り出されて上記スイッチング回路２の上記第１及び第
２の入力端子Ｔ３．Ｔ４に供給されると共に、上記第５
のトランジスタＱ７から上記平衡出力の直流レベルに等
しい直流出力が取り出されて上記スイッチング回路２の
上記共通端子Ｔ５に供給されるスイッチング回路の駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51019193A JPS592402B2 (ja) | 1976-02-24 | 1976-02-24 | スイッチング回路の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51019193A JPS592402B2 (ja) | 1976-02-24 | 1976-02-24 | スイッチング回路の駆動回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4960570A Division JPS5035390B1 (ja) | 1970-06-09 | 1970-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52102664A JPS52102664A (en) | 1977-08-29 |
| JPS592402B2 true JPS592402B2 (ja) | 1984-01-18 |
Family
ID=11992495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51019193A Expired JPS592402B2 (ja) | 1976-02-24 | 1976-02-24 | スイッチング回路の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592402B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1183074A (en) * | 1966-11-07 | 1970-03-04 | Gen Electric | Magnetic Deflection Circuit for a Cathode Ray Tube |
-
1976
- 1976-02-24 JP JP51019193A patent/JPS592402B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1183074A (en) * | 1966-11-07 | 1970-03-04 | Gen Electric | Magnetic Deflection Circuit for a Cathode Ray Tube |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52102664A (en) | 1977-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS603098A (ja) | 電圧電流変換回路 | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| JPH0473806B2 (ja) | ||
| CA1199079A (en) | High input impedance circuit | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPS592402B2 (ja) | スイッチング回路の駆動回路 | |
| US4808856A (en) | Low voltage phase comparator | |
| US4477780A (en) | Operational amplifier with multiple switchable outputs | |
| JPH0479171B2 (ja) | ||
| US3883755A (en) | Electronic phase-sensitive detector circuit with D.C. drift neutralization | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JPS61224514A (ja) | 非安定マルチバイブレ−タ | |
| JPS6265566A (ja) | 同期信号分離回路 | |
| JPS6366453B2 (ja) | ||
| JPH01128621A (ja) | チャージポンプ回路 | |
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| JPH0522275B2 (ja) | ||
| JP3416225B2 (ja) | バイアス変換回路 | |
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPS62281516A (ja) | トライステ−ト信号−バイナリ信号変換回路 | |
| JPS6118219A (ja) | レベル変換回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH02241219A (ja) | エミッタ結合形マルチバイブレータ | |
| JPH0453157Y2 (ja) |