JPS5923492A - 薄膜el素子の電極形成方法 - Google Patents
薄膜el素子の電極形成方法Info
- Publication number
- JPS5923492A JPS5923492A JP57133929A JP13392982A JPS5923492A JP S5923492 A JPS5923492 A JP S5923492A JP 57133929 A JP57133929 A JP 57133929A JP 13392982 A JP13392982 A JP 13392982A JP S5923492 A JPS5923492 A JP S5923492A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- back electrode
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は交流電界の印加に依ってE L(E ] ec
t r。
t r。
Lum 1nescence)発光を呈する薄膜EL素
子の電極構造とその製造方法に関するものである。
子の電極構造とその製造方法に関するものである。
〈従来の技術〉
従来、表示装置の表示体として用いられる薄膜EL素子
の構造として、絶縁耐圧、発光効率及び動作の安定性等
を高めるために、0.1〜2.0wt%のMn(あるい
はCur A l + B r等)をドープしたZn’
S、Zn5e等の半導体発光層をY2O3゜T i 0
2等の誘電体薄膜でサンドインチした三層構造ZnS:
Mn(又はZn5e:Mn)EL素子が開発され、発光
緒特性の向上が確かめられている。この薄膜EL素子は
数KHzの交流電界印加によって高輝度発光し、しかも
長寿命であるという特徴を有している。
の構造として、絶縁耐圧、発光効率及び動作の安定性等
を高めるために、0.1〜2.0wt%のMn(あるい
はCur A l + B r等)をドープしたZn’
S、Zn5e等の半導体発光層をY2O3゜T i 0
2等の誘電体薄膜でサンドインチした三層構造ZnS:
Mn(又はZn5e:Mn)EL素子が開発され、発光
緒特性の向上が確かめられている。この薄膜EL素子は
数KHzの交流電界印加によって高輝度発光し、しかも
長寿命であるという特徴を有している。
薄膜EL素子の1例としてZnS:Mn薄膜EL素子の
基本的構造を第1図に示す。
基本的構造を第1図に示す。
第1図に基いて薄膜EL素子の構造を具体的に説明する
と、ガラス基板1上にI n203.5n02等から成
る多数本の帯状透明電極2、さらにその上に積層してY
2O3、’ T i02 、A I□03゜S i3N
4 、S i02等からなる第1の誘電体層3がスパッ
タあるいは電子ビーム蒸着法等によシ重畳形成されてい
る。第1の誘電体層3上にはZnS:Mn焼結ベレット
を電子ビーム蒸着することにより得られるZnS発光層
4が形成されている。この時蒸着用のZnS:Mn焼結
ベレットには活性物質となるMnが目的に応じた濃度に
設定されたベレットが使用される。ZnS発光層4上に
は第1の誘電体層3と同様の材質から成る第2の誘電体
層5が積層され、更にその上に透明電極2に直交する方
向に列設されたA1等から成る帯状背面電極6が蒸着形
成されている。透明電極2と背面電極6は端部の外部接
続用端子7′f:介して交流電源に接続され、薄膜EL
素子が駆動される。
と、ガラス基板1上にI n203.5n02等から成
る多数本の帯状透明電極2、さらにその上に積層してY
2O3、’ T i02 、A I□03゜S i3N
4 、S i02等からなる第1の誘電体層3がスパッ
タあるいは電子ビーム蒸着法等によシ重畳形成されてい
る。第1の誘電体層3上にはZnS:Mn焼結ベレット
を電子ビーム蒸着することにより得られるZnS発光層
4が形成されている。この時蒸着用のZnS:Mn焼結
ベレットには活性物質となるMnが目的に応じた濃度に
設定されたベレットが使用される。ZnS発光層4上に
は第1の誘電体層3と同様の材質から成る第2の誘電体
層5が積層され、更にその上に透明電極2に直交する方
向に列設されたA1等から成る帯状背面電極6が蒸着形
成されている。透明電極2と背面電極6は端部の外部接
続用端子7′f:介して交流電源に接続され、薄膜EL
素子が駆動される。
電極2,6間にAC電圧を印加すると、ZnS発光層4
の両側の誘電体層3.5間に上記AC電圧が誘起される
ことになり、従ってZnS発光層4内に発生した電界に
よって伝導帯に励起されかつ加速されて充分なエネルギ
ーを得た電子が、自由電子となって発光層界面へ誘引さ
れ、この界面で蓄積されて内部分極を形成する。この時
に高速移動する自由電子が直接Mn発光センターを励起
し、励起されたMn発光センターが基底状態に戻る際に
黄橙色のEL光を放射する。即ち高い交流電界で加速さ
れた自由電子が発光層の界面から他方の界面と移動する
過程でZnS発光層4中の発光センターであるZnザイ
トに入ったMn原子の電子を励起し、基底状態に落ちる
時、略々585゜Aをピークに幅広い波長領域で、強い
EL発光を放射する。活性物質としてM n以外に希土
類の弗化物を用いた場合にはこの希土類に特有の緑色そ
の他の発光色が得られる。
の両側の誘電体層3.5間に上記AC電圧が誘起される
ことになり、従ってZnS発光層4内に発生した電界に
よって伝導帯に励起されかつ加速されて充分なエネルギ
ーを得た電子が、自由電子となって発光層界面へ誘引さ
れ、この界面で蓄積されて内部分極を形成する。この時
に高速移動する自由電子が直接Mn発光センターを励起
し、励起されたMn発光センターが基底状態に戻る際に
黄橙色のEL光を放射する。即ち高い交流電界で加速さ
れた自由電子が発光層の界面から他方の界面と移動する
過程でZnS発光層4中の発光センターであるZnザイ
トに入ったMn原子の電子を励起し、基底状態に落ちる
時、略々585゜Aをピークに幅広い波長領域で、強い
EL発光を放射する。活性物質としてM n以外に希土
類の弗化物を用いた場合にはこの希土類に特有の緑色そ
の他の発光色が得られる。
第1図における背面電極6は、蒸着されたAn膜をフォ
トエツチング法で適当々ストライプに加工することによ
り形成されている。電極取り出し用端子7は、背面電極
6をストライプに加工形成した後、透明電極2と背面電
極6の形状に合わせてメタルマスクを用いてAIとNi
の積層膜をマスク蒸着することによち形成される。しか
しながら、このような従来の背面電極6及び電極取り出
し端子7の形成法は次の欠点を有する。
トエツチング法で適当々ストライプに加工することによ
り形成されている。電極取り出し用端子7は、背面電極
6をストライプに加工形成した後、透明電極2と背面電
極6の形状に合わせてメタルマスクを用いてAIとNi
の積層膜をマスク蒸着することによち形成される。しか
しながら、このような従来の背面電極6及び電極取り出
し端子7の形成法は次の欠点を有する。
(1) メタルマスクを用いたマスク合せという非常
に作業性の悪い工程を有する。
に作業性の悪い工程を有する。
(2) メタルマスクを用いるため、高精細度に対応
しに<<、蒸着装置にもマスクずれ防止の対策が必要で
ある等の制約が生じる。
しに<<、蒸着装置にもマスクずれ防止の対策が必要で
ある等の制約が生じる。
(3)!着工程がA(I膜とA#−N i@Nljm(
D2工程必要となる。
D2工程必要となる。
〈発明の目的〉
本発明は、背面電極膜と電極取り出し端子膜を同一のA
nとNiの蒸着による積層膜とし、フォトエツチングに
よって同時にストライプ状に加工し、その後背面電極部
のN1膜のみをフォトエツチングにより除去することに
よって、素子の信頼性を全く損うことなく、上述の問題
点を解決した新規有用な薄膜EL素子の電極形成方法を
提供することを目的とするものである。
nとNiの蒸着による積層膜とし、フォトエツチングに
よって同時にストライプ状に加工し、その後背面電極部
のN1膜のみをフォトエツチングにより除去することに
よって、素子の信頼性を全く損うことなく、上述の問題
点を解決した新規有用な薄膜EL素子の電極形成方法を
提供することを目的とするものである。
〈発明の構成〉
本発明では、メタルマスクを用いたマスク蒸着による電
極取り出し端子形成を行なわず、フォトエツチング工程
で背面電極ヌトライブ形成と同時に電極取り出し端子を
形成するものであり作業性にすぐれ、高精細度に対応で
きるとともに、蒸着工程がkl−Ni積層膜の1回だけ
であシ、一般的に高価な蒸着装置が少なくなってコスト
ダウンを計ることができる。背面電極部のNiをフォト
エツチングで除去するのは1次に詳説する様に背面電極
をAn−Ni積層膜とした場合、Ni膜厚が2000A
以上になると素子の微小絶縁破壊点が大きくなり、素子
の信頼性が低下するためである。
極取り出し端子形成を行なわず、フォトエツチング工程
で背面電極ヌトライブ形成と同時に電極取り出し端子を
形成するものであり作業性にすぐれ、高精細度に対応で
きるとともに、蒸着工程がkl−Ni積層膜の1回だけ
であシ、一般的に高価な蒸着装置が少なくなってコスト
ダウンを計ることができる。背面電極部のNiをフォト
エツチングで除去するのは1次に詳説する様に背面電極
をAn−Ni積層膜とした場合、Ni膜厚が2000A
以上になると素子の微小絶縁破壊点が大きくなり、素子
の信頼性が低下するためである。
電極取り出し端子のNi膜厚はハンダ付けの点から20
00A以上あるのが望ましく、この観点より蒸着時の背
面電極部のNi膜厚は2000λ以上に設定されている
。従って背面電極部のN1膜はエツチングにより除去す
ることが必要となる。
00A以上あるのが望ましく、この観点より蒸着時の背
面電極部のNi膜厚は2000λ以上に設定されている
。従って背面電極部のN1膜はエツチングにより除去す
ることが必要となる。
この背面電極部のN1を除去するKは、ポジタイプのレ
ジストを用いて二重露光の手法を利用することにより、
簡単に行なえる。従って工程の複雑 ・を化にはなら
ない。
ジストを用いて二重露光の手法を利用することにより、
簡単に行なえる。従って工程の複雑 ・を化にはなら
ない。
〈実施例〉
以下、本発明を実施例に従って図面を参照しながら詳説
する。
する。
第2図は、本発明の1実施例を示す薄膜EL素子の構成
図である。
図である。
ガラス基板1上に透明電極2、第1の誘電体層3、Zn
S発光層4、第2の誘電体層5を順次積層する。次に、
第2の誘電体層5上に4000〜8000AのAl膜8
との上に厚さ2000〜8000AのN1膜9を蒸着形
成する。この時、同時に透明電極2の露呈している端部
と、背面電極取り出し端部にも、Ni膜とAl膜の2層
膜を蒸着形成する。この工程において、メタルマスクに
よる位置合せに伴う特殊な熟練は必要としない。
S発光層4、第2の誘電体層5を順次積層する。次に、
第2の誘電体層5上に4000〜8000AのAl膜8
との上に厚さ2000〜8000AのN1膜9を蒸着形
成する。この時、同時に透明電極2の露呈している端部
と、背面電極取り出し端部にも、Ni膜とAl膜の2層
膜を蒸着形成する。この工程において、メタルマスクに
よる位置合せに伴う特殊な熟練は必要としない。
次に周知のフォトエツチング法を用いてAl膜とN1膜
をストライプに加工する。以上の工程で形成される電極
構造を第3図に示す。
をストライプに加工する。以上の工程で形成される電極
構造を第3図に示す。
更にフォトエツチングにより、第2図に示すように背面
電極部のNi膜9を除去する。このフォトエツチングの
工程について以下説明する。
電極部のNi膜9を除去する。このフォトエツチングの
工程について以下説明する。
フォトレジストとして、ポジタイプのレジスト(例えば
シブレイ社のAZ系レジスト)を用いて第3図のパター
ンが形成できるようにレジストでパターン形成する。次
に、常温の希硝酸系のエツチング液を用いて、Ni膜を
エツチングする。次に、40〜60℃に加熱したリン酸
、硝酸混合液からなるAl膜用のエツチング液でAn膜
をエツチングする。この段階でレジストを剥離すれば第
3図に示すA1.:Niの積層膜のパターンが形成され
る。本発明では、この段階で剥離せずに、背面電極部の
み再露光し現像することによって、端子部のみレジスト
を残す。この二重露光の手法はポジ型レジストを用いる
ことによって可能となる。
シブレイ社のAZ系レジスト)を用いて第3図のパター
ンが形成できるようにレジストでパターン形成する。次
に、常温の希硝酸系のエツチング液を用いて、Ni膜を
エツチングする。次に、40〜60℃に加熱したリン酸
、硝酸混合液からなるAl膜用のエツチング液でAn膜
をエツチングする。この段階でレジストを剥離すれば第
3図に示すA1.:Niの積層膜のパターンが形成され
る。本発明では、この段階で剥離せずに、背面電極部の
み再露光し現像することによって、端子部のみレジスト
を残す。この二重露光の手法はポジ型レジストを用いる
ことによって可能となる。
次に再び、常温の希硝酸系のエツチング液によって、背
面電極部のN1膜のみをエツチングする。
面電極部のN1膜のみをエツチングする。
Al膜はこのエツチング液に対しては、エツチングレー
トが遅いのでNi膜のみをエツチングすることが可能で
ある。次に、レジストを剥離すれば、第2図に示す構造
の電極が形成される。本実施例では、露光・現像・エツ
チングを2回する必要があるが、背面電極部のレジスト
を除去するための再露光時に用いるマスクは、精度は必
要でなく、工程以下、上記実施例の薄膜E L素子にお
ける信頼性について説明する。
トが遅いのでNi膜のみをエツチングすることが可能で
ある。次に、レジストを剥離すれば、第2図に示す構造
の電極が形成される。本実施例では、露光・現像・エツ
チングを2回する必要があるが、背面電極部のレジスト
を除去するための再露光時に用いるマスクは、精度は必
要でなく、工程以下、上記実施例の薄膜E L素子にお
ける信頼性について説明する。
薄膜EL素子は、積層する膜にピンホール等の微小欠陥
があると通電時にこの微小欠陥から絶縁破壊をおこし、
微小損傷領域が生じる。この絶縁破壊が大きくなると表
示装置としての信頼性が失なわれる。
があると通電時にこの微小欠陥から絶縁破壊をおこし、
微小損傷領域が生じる。この絶縁破壊が大きくなると表
示装置としての信頼性が失なわれる。
第4図に、第3図の電極構造を有する薄膜EL素子の平
均的絶縁破壊の大きさとNi膜厚の関係を示す。ここで
Alの膜厚は6000Aである。
均的絶縁破壊の大きさとNi膜厚の関係を示す。ここで
Alの膜厚は6000Aである。
第4図から、明らかなように、背面電極部にNiが残存
している場合、Ni膜厚が2000A以上になると急厳
に絶縁破壊が大きくなる。この原因としてはNi膜がA
l膜に比較して融点が高く(Al融点659℃、N1融
点1455℃)、絶縁破壊時のガスエネルギーが1膜中
に伝播しやす<Ni膜中へあまり伝播しないため、N1
膜厚が厚くなると絶縁破壊が大きくなると考えられる。
している場合、Ni膜厚が2000A以上になると急厳
に絶縁破壊が大きくなる。この原因としてはNi膜がA
l膜に比較して融点が高く(Al融点659℃、N1融
点1455℃)、絶縁破壊時のガスエネルギーが1膜中
に伝播しやす<Ni膜中へあまり伝播しないため、N1
膜厚が厚くなると絶縁破壊が大きくなると考えられる。
発明の如く背面電極部のN1を除去することにより解決
することができる。第5図は第2図に示す構造の薄膜E
L素子に於ける平均的絶縁破壊の大きさと、エツチング
前のN1膜厚との関係を示す説明図である。A[膜厚は
6000Aである。第5図から、Ni膜厚が8000A
以下のときは、エツチングによって除去することにより
、平均的絶縁破壊点の大きさは、約90μmとなり、第
4図のNiが残っている場合と明らかな差がある。
することができる。第5図は第2図に示す構造の薄膜E
L素子に於ける平均的絶縁破壊の大きさと、エツチング
前のN1膜厚との関係を示す説明図である。A[膜厚は
6000Aである。第5図から、Ni膜厚が8000A
以下のときは、エツチングによって除去することにより
、平均的絶縁破壊点の大きさは、約90μmとなり、第
4図のNiが残っている場合と明らかな差がある。
この値は、背面電極として、蒸着時からA[のみで形成
した場合(第1図の構造)と差がない。第5図において
、Ni膜厚が1μm以上になると平均的絶縁破壊点が大
きくなり、エツチングによって、Ni膜を除去しても信
頼性が低い、この原因としては1μm以上のNi膜の場
合Ni模膜蒸着時、その内部応力により、その下地であ
るA6膜や誘電体膜に歪みが生じ、その影響が、N1膜
を除去した後も残るためと考えられる。以上より本発明
におけるNi膜厚として2000〜8000A力5適当
である。
した場合(第1図の構造)と差がない。第5図において
、Ni膜厚が1μm以上になると平均的絶縁破壊点が大
きくなり、エツチングによって、Ni膜を除去しても信
頼性が低い、この原因としては1μm以上のNi膜の場
合Ni模膜蒸着時、その内部応力により、その下地であ
るA6膜や誘電体膜に歪みが生じ、その影響が、N1膜
を除去した後も残るためと考えられる。以上より本発明
におけるNi膜厚として2000〜8000A力5適当
である。
〈発明の効果〉
以上の如く本発明は薄膜EL素子の電極構造に対して、
素子の信頼性を全く損うことなく工程を簡略化して量産
性を付与し、かつ電極が高精細度の薄膜E L素子を実
現することができる製造技術を確立したものであり、そ
の技術的効果は極めて有用なものである。
素子の信頼性を全く損うことなく工程を簡略化して量産
性を付与し、かつ電極が高精細度の薄膜E L素子を実
現することができる製造技術を確立したものであり、そ
の技術的効果は極めて有用なものである。
第1図は従来の薄膜EL素子の構成図である。
第2図は、本発明の1実施例を示す薄膜EL素子の構成
図である。第3図は、薄膜EL素子の電極構造の1例を
示す構成図である。第4図は、第3図の構造の素子のN
i膜厚と平均的絶縁破壊の大きさの関係を示す説明図で
ある。第5図は、本発明の構造の素子のエツチングで除
去前のN1膜厚と平均的絶縁破壊の大きさの関係を示す
説明図である。
図である。第3図は、薄膜EL素子の電極構造の1例を
示す構成図である。第4図は、第3図の構造の素子のN
i膜厚と平均的絶縁破壊の大きさの関係を示す説明図で
ある。第5図は、本発明の構造の素子のエツチングで除
去前のN1膜厚と平均的絶縁破壊の大きさの関係を示す
説明図である。
Claims (1)
- 1、 薄膜EL素子の背面電極としてA6膜と該Al膜
に重畳されるNi膜を積層した後フォトエツチングによ
り前記Al膜とNi膜を帯状に加工しかつその端部を延
在させて外部接続用の電極端子とする工程と、背面電極
部の前記Ni膜のみをフォトエツチングにより除去又は
その膜厚を2000A以下に薄くする工程と、を具備し
て成ることを特徴とする薄膜EL素子の電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57133929A JPS5923492A (ja) | 1982-07-30 | 1982-07-30 | 薄膜el素子の電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57133929A JPS5923492A (ja) | 1982-07-30 | 1982-07-30 | 薄膜el素子の電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5923492A true JPS5923492A (ja) | 1984-02-06 |
JPS6248358B2 JPS6248358B2 (ja) | 1987-10-13 |
Family
ID=15116373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57133929A Granted JPS5923492A (ja) | 1982-07-30 | 1982-07-30 | 薄膜el素子の電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5923492A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62110987U (ja) * | 1985-12-27 | 1987-07-15 |
-
1982
- 1982-07-30 JP JP57133929A patent/JPS5923492A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62110987U (ja) * | 1985-12-27 | 1987-07-15 |
Also Published As
Publication number | Publication date |
---|---|
JPS6248358B2 (ja) | 1987-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW558733B (en) | Display device | |
JPS5923492A (ja) | 薄膜el素子の電極形成方法 | |
JPS62180988A (ja) | 薄膜el素子 | |
JPS5927497A (ja) | 薄膜el素子の電極形成方法 | |
JPH01276592A (ja) | 多色表示薄膜el素子の製造方法 | |
JPS5854377A (ja) | 薄膜el素子の電極構造 | |
JPS62115692A (ja) | 薄膜el表示素子 | |
JPS6359519B2 (ja) | ||
JPS61107696A (ja) | 薄膜el素子 | |
JPS61203591A (ja) | 薄膜el素子の製造方法 | |
JP4102776B2 (ja) | 表示装置 | |
JPS60160594A (ja) | 薄膜el素子 | |
JPS61188890A (ja) | 誘電体膜の形成方法 | |
JPS61176011A (ja) | 透明電極の形成方法 | |
JPS6091385A (ja) | 薄膜エレクトロルミネツセンス表示パネル | |
JPS5832393A (ja) | 薄膜電場発光素子 | |
JPS61124095A (ja) | 薄膜el素子の製造方法 | |
JPH03105893A (ja) | 薄膜エレクトロルミネッセンス素子の製造方法 | |
JPS5991697A (ja) | 薄膜el素子 | |
JPH02207487A (ja) | 薄膜el素子の形成方法 | |
JPH01194289A (ja) | 薄膜エレクトロルミネセンス素子およびその製造方法 | |
JPS61176093A (ja) | 薄膜elパネルの製造方法 | |
JPH0284359A (ja) | 電界発光素子 | |
JPS62200683A (ja) | 薄膜エレクトロルミネツセンス素子の製造法 | |
JPS6298595A (ja) | 薄膜el素子の製造方法 |