JPS59229921A - スイツチ回路 - Google Patents

スイツチ回路

Info

Publication number
JPS59229921A
JPS59229921A JP58091212A JP9121283A JPS59229921A JP S59229921 A JPS59229921 A JP S59229921A JP 58091212 A JP58091212 A JP 58091212A JP 9121283 A JP9121283 A JP 9121283A JP S59229921 A JPS59229921 A JP S59229921A
Authority
JP
Japan
Prior art keywords
amplifier
switch
output
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58091212A
Other languages
English (en)
Other versions
JPH0556043B2 (ja
Inventor
Haruo Hagimori
春雄 萩森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58091212A priority Critical patent/JPS59229921A/ja
Publication of JPS59229921A publication Critical patent/JPS59229921A/ja
Publication of JPH0556043B2 publication Critical patent/JPH0556043B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はスイッチ回路に係り、特に入力信号の遮断時
、過渡者の発生を防止したスイッチ回路に関する。
差動増幅器を前段に持つ増幅回路において、入力信号を
遮断する場合、制御信号入力により差動増幅器及び出力
増幅器を同時に動作を停止させる場合がある。この場合
、出力増幅器の出力部を高抵抗で定電位点に接続してお
けば、出力を高インピーダンスにすることができるが、
差動増幅器の出力部に設けられた発振防止用キャパシタ
の放電のため、その充電電圧に応じた小ピーク電圧がそ
の出力に表れ、これが過渡音部ちポツプ音発生の原因に
成る。
また、入力信号を遮断する場合、入力が定電位出力に保
たれた他の差動増幅器に切換えることによっても可能で
ある。このような形態にすれば、過渡者の発生は防止で
きるが、常に出力増幅器が動作しているため、その出力
インピーダンスを高インピーダンスにすることができな
い欠点がある。
この発明は、信号遮断において、過渡者の発生を防止で
きるとともに、信号遮W1時に出力インピーダンスを高
インピーダンスにできるスイッチ回路の提供を目的とす
る。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
第1図はこの発明のスイッチ回路の実施例を示している
。図において、このスイッチ回路には第1及び第2の増
幅器2.4が設置され一ζいるとともに、これら第1及
び第2の増幅器2.4の出力が選択的に与えられ出力増
幅器としての第3の増幅器6が設置されている。
第1の増幅器2の一方の入力端子には抵抗8を介して信
号入力端子10が形成されているとともに、抵抗12を
介してバイアス電源14の正側端子が接続されている。
即ち、第1の増幅器2は人力信号を増幅又は単に通過さ
せるために設置されている。
第2の増幅器4は定電位出力を発生して第3の増幅器6
に与えるために設置されている。即ち、第2の増幅器4
の一方の入力端子には抵抗1 (i・茫介してバイアス
電源14の正側端子が接続されている。
これら第1及び第2の増幅器2.4の他方の入力端子は
一括接続され、第3の増幅器6の出力端子20が形成さ
れた出力側に直結されているとともに、抵抗18を介し
てバイアス電源14の正側端子に接続されている。
そして、第1及び第2の増幅器2.4の動作を選択的に
切換えて入力信号を遮断するために、第1のスイッチ2
2が設けられている。即ち、このスイッチ22は、第1
の増幅器2の動作を切換えるスイッチ22aと、第2の
増幅器4の動作を切換えるスイッチ22bとから成り、
スイッチ22a、22bは、一方が閉じるとき、他方が
開く関係にあり、スイッチ22aが雷閉接点、接点2−
2bが當開接点である。
また、第1、第2及び第3の増幅器2.4.6の動作を
切換えるための第2のスイッチ24が設置されている。
このスイッチ24はスイッチ24 a、24bから成り
、スイッチ24aはスイッチ22a又はスイッチ22b
とAND回路を構成し、スイッチ22bは第3の増幅器
6の動作を切換える。
スイッチ24a、24bの開閉動作は同時に開閉される
ように成っている。
第1及び第2のスイッチ22.24はス・1′ソチング
制御回路26でスイッチング動作を制御されるように成
っている。このスイッチング制御回路26ば制御入力端
子28に与えられる高低(11、L)の制御入力に基づ
き、2種のスイッチング制御回路を発生するようにイン
バータ29及び時定数回路で構成されている。即ち、第
1のスイッチ22にはその開閉のためにインバータ29
及び抵抗30を介して制御信号が与えられ、第2のスイ
ッチ24にはインバータ29及び反転された制御入力を
抵抗32及びコンデンサ34からなる積分回路を介して
形成された制御信号が与えられるように成っている。
以上の構成に基づき、その動作を第2図を参照して説明
する。制御入力端子28がFルベルに有るとき、スイッ
チ22aは閉、スイッチ22bは開、スイッチ24a、
24bは共に閉となる。ご −の場合、第1及び第3の
増幅器2.6が動作状態になる。入力端子10に与えら
れる信号を第2図へとすると、第1の増幅器2を通過し
た人力信号は、第3の増幅器6を介して出方端子2oが
ら取出される。
今、時刻t1において、Hレベルのスイッチ入力が制御
入力端子28に与えられると、このステップ入力からな
る制御信号S+&t、抵抗3oを介して瞬時に第1のス
イッチ入力22の制御入力となり、スイッチ22aは開
、スイッチ22bは閉になり、第1の増幅器2がら第2
の増幅器4に動作が切換えられる。即ち、この場合、人
力信号が遮断され、第3の増幅器6には第2の増幅器4
がら定電位出力が与えられる。
そして、時刻t1から一定時間Tの経過後、時刻t2に
おいて、スイッチング制御回路26がら制御信号S2が
第2のスイッチ24に与えられる。
このとき、スイッチ24a、24bば共に開となり、第
2及び第3の増幅器4.6は不作動状態に移行し、第3
の増幅器6の出方は定電位出方から出力解除となるとと
もに、出力インピーダンスは高インピーダンスになる。
第2図りは出力端子20に表れる出力の推移を示し、時
刻1.の前(a)では信号出力が維持され、時刻1.か
ら時刻tzの範囲(b)では低インピーダンス出力、時
刻t2以後(c)では高インピーダンス出力となる。
このように入力信号の遮1析時、一旦定電位出力を発生
する第2の増幅器4に動作を切換えるので、出力増幅器
としての第3の増幅器6の動作を解除する際に、入力信
号に応して発生していたピーク電圧を消滅させ、動作解
除に起因する過渡音部ちポツプ音の発生を防止できる。
また、出力増幅器としての第3の増幅器(jの動作を解
除するので、その出力部を適当な抵抗18を介して定電
位に接続すれば、出力解除時、出力インピーダンスの値
を任意の値にでき、高−fンビーダンス化することがで
きる。このため、このスイッチ回路は入出力を共用する
DIN、:17ネクタ用のスイッチ集積回路として用い
ることができる。
この場合、従来のスイッチICのように外付部品を必要
としないので、構成の簡略化、小型化、低価格化を図る
ことができる。
動作上、時間Tの設定はスイッチング制御回路26で任
意に設定することができる。また、スイッチング制御回
路26は実施例のように1系統としても良く、各制御信
号S + 、S 2を個別に発生させる2系統構成とし
ても同様の効果が期待できる。
第3図はこの発明のスイッチ回路の具体的な実施例を示
し、前記実施例と同一部分には同一符号を付しである。
図において、第1の増幅器2はエミッタを共通にした一
対のトランジスタ36.38からなる差動増幅器、第2
の増幅器4はエミッタを共通にした一対のトランジスタ
40.42からなる差動増幅器で構成されている。これ
ら増幅器2.4と電源端子44から駆動電圧Vccが与
えられる電源ラインとの間には、トランジスタ46.4
8から成る電流反転回路50が設置され、増幅器2.4
の動作電流が与えられる。
増幅器2.4の出力はトランジスタ38.42のコレク
タから取出され、このコレクタと基準電位点(GND)
との間には発振防止用キャパシタ52が設置されている
出力増幅器としての第3の増幅器6は、トランジスタ5
4.56.58、グイ、(−一ド(io、1i2及び抵
抗64.66で構成され、出方端子2 g L、tトラ
ンジスタ56.58のコレクタ間に接続されり抵抗64
.66の中点に形成されている。
バイアス電源14はトランジスタ68.7o、72.7
4、ダイオード76.78.80,82.84.86.
88及び抵抗9o、92、り 4.9[3で構成されて
いる。トランジスタ68.70,72のベースは共通に
接続され、バイアス入力端子91(が形成され、一定の
バイアス電圧が与えられている。
第1のスイッチ22はスイッチ22aに相当するトラン
ジスタ100.スイッチ22bに相当するトランジスタ
102を増幅器2.4毎に設置し、これらトランジスタ
100.102のエミッタを共通に接続したものである
。トランジスタIo。
のベースはダイオード8oのアノードに接続され−。
トランジスタ102のベースは抵抗104を介してダイ
オード76のアノードに接続されている。
また、第2のスイッチ24はスイッチ24aに相当する
トランジスタ106、スイッチ14bに相当するトラン
ジスタ108のベースを共通にしてダイオード86のア
ノードに接続するとともに、各トランジスタ106.1
0日のエミッタと基準電位点との間に抵抗110.11
2を接続したものである。
そして、スイッチング制御回路26はトランジスタ11
4.11G、抵抗30,32及びコンデンサ34で構成
されている。
このような構成によれば、制御入力端子28が高レベル
であるとき、トランジスタ114は導通状態となり、ト
ランジスタ116は不導通状態となる。このとき、トラ
ンジスタ74は不導通状態となり、トランジスタ100
.106.10Bは導通状態となり、増幅器2.6は動
作状態となり、入力端子10に与えられる入力信号を出
力端子2゜から取出すことができる。
次に、制御入力端子28が低レベルに移行すると、トラ
ンジスタ114は不導通状態となり、トランジスタ74
はベース電位の上昇に伴い、導通状態に移行する。この
結果、トランジスタ100ば不導通状態、l−ランジス
タ102は導通状態に移行し、増幅器2は不作動状態、
増幅器4が動作状態となる。即ち、信号遮断となり、増
幅器4は定電位出力を増幅器6に与える。
制御入力端子28の電位レベルが低レベルに移行した時
点から一定時間経過後、トランジスタ116のベース電
位がコンデンサ34の充電で高レベルとなり、トランジ
スタ116は導通状態となり、トランジスタ106.1
08は共に不導通状態に移行し、増幅器4.6は共に不
作動状態となる。
このため、出力端子20は増幅器2.4.6の動作切換
えに伴って信号出力、低インピーダンス出力、高インピ
ーダンス出力に移行し、信号遮断に起因する過渡音の発
生を防止できる。
なお、各実施例では各増幅器2.6を単に信号通過用の
増幅器として説明したが、一定の利得を持つ信号増幅器
としても、同様の効果が期待できるものである。
以上説明したようにこの発明によれば、信号遮断の際、
過渡音の発生を防止できるとともに、出力インピーダン
スを高インピーダンス化或いは任意のインピーダンスに
設定することができる。
【図面の簡単な説明】
第1図はこの発明のスイッチ回路を示すブロック図、第
2図はその動作タイミングを示す説明図、第3図はこの
発明のスイッチ回路の実施例を示す回路図である。 2・・・第1の増幅器、4・・・第2の増幅器、6・・
・第3の増幅器、22・・・第1のスイ・ノチ、24・
・・第2のスイッチ、26・・・スイッチング制御回路

Claims (1)

    【特許請求の範囲】
  1. 入力信号を通過又は増幅する第1の増幅器と、定電位出
    力を発生する第2の増幅器と、これら第1及び第2の増
    幅器の動作を選択的に切換える第1のスイッチと、第1
    及び第2の増幅器の出力が選択的に入力されその入力を
    増幅又は通過させる第3の増幅器と、第1、第2及び第
    3の増幅器の動作を同時に切換える第2のスイッチと、
    第1の増幅器から第2の増幅器に動作を切換えて一定時
    、間経過後、第2及び第3の増幅器が同時に不作動状態
    になるように第1及び第2のスイッチを制御するスイッ
    チング制御回路とから構成したことを特徴とするスイッ
    チ回路。
JP58091212A 1983-05-23 1983-05-23 スイツチ回路 Granted JPS59229921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58091212A JPS59229921A (ja) 1983-05-23 1983-05-23 スイツチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58091212A JPS59229921A (ja) 1983-05-23 1983-05-23 スイツチ回路

Publications (2)

Publication Number Publication Date
JPS59229921A true JPS59229921A (ja) 1984-12-24
JPH0556043B2 JPH0556043B2 (ja) 1993-08-18

Family

ID=14020109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58091212A Granted JPS59229921A (ja) 1983-05-23 1983-05-23 スイツチ回路

Country Status (1)

Country Link
JP (1) JPS59229921A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516636A (ja) * 2003-07-17 2007-06-21 コミツサリア タ レネルジー アトミーク 低消費電力型電圧増幅器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5490954A (en) * 1977-12-28 1979-07-19 Matsushita Electric Ind Co Ltd Amplifier
JPS55165012A (en) * 1979-06-11 1980-12-23 Fujitsu Ltd Amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5490954A (en) * 1977-12-28 1979-07-19 Matsushita Electric Ind Co Ltd Amplifier
JPS55165012A (en) * 1979-06-11 1980-12-23 Fujitsu Ltd Amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516636A (ja) * 2003-07-17 2007-06-21 コミツサリア タ レネルジー アトミーク 低消費電力型電圧増幅器

Also Published As

Publication number Publication date
JPH0556043B2 (ja) 1993-08-18

Similar Documents

Publication Publication Date Title
US4750079A (en) Low side switch integrated circuit
EP0368528B1 (en) Audio amplifier with mute and stand-by states
JP2611022B2 (ja) 増幅器
US20020024384A1 (en) Common mode feedback bias for low voltage opamps
EP0095774B1 (en) A switching circuit operable as an amplifier and a muting circuit
US6603353B2 (en) Switching power amplifier
JPS59229921A (ja) スイツチ回路
JP2528091B2 (ja) 集積回路
US5608350A (en) Operational amplifier with control sequence circuit
US4549100A (en) MOS Voltage comparator and method
JPS6048605A (ja) ミュ−ティング回路
JP3214462B2 (ja) 半導体集積回路
JPH05257502A (ja) オン/オフされる電子機器中の装置
JPH0513360B2 (ja)
JP2912158B2 (ja) 信号線切替回路
US4266213A (en) Circuit arrangement for an input keyboard
JPH042502Y2 (ja)
JPH07262785A (ja) センス回路
JP3612700B2 (ja) 能動負荷回路
SU1005315A1 (ru) Трехканальный релейный усилитель
KR100193654B1 (ko) 전압 비교회로
JPS6080304A (ja) 増幅回路
JPH02312317A (ja) 入力回路
KR20000068827A (ko) 제어 가능한 출력 전류를 구비한 증폭기
JPH01185005A (ja) 電源リセット付増幅器