JP2611022B2 - 増幅器 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は増幅器に関し、さらに詳細には、リニア電力
増幅器の出力段において浪費される電流量を減少する回
路に関する。

（従来の技術） 電子回路の信号を低インピーダンス負荷に供給するた
め、リニア電力増幅器が電子装置に広範に用いられてい
る。このタイプの増幅器は通常、特定の用途の必要に応
じてシングルエンド出力または差動出力を持つように設
計されている。例えば、T1プロトコルに従ってデジタル
データを伝送する電話伝送ラインは通常、大きな出力変
動幅と対称性が必要とされるため差動出力を有するリニ
ア電力増幅器により駆動される。

リニア電力増幅器の出力段は普通一対のプッシュプル
・トランジスタにより構成されている。プッシュプル型
の出力段では、上部トランジスタが正の電源から負荷へ
電流を供給し、また下部トランジスタが負荷から負の電
源へ電流をシンクさせる。本明細書で「ラッシュスルー
電流」（rush−through current）と呼ぶ、負荷を流れ
ずに上部トランジスタから下部トランジスタを流れる電
流が存在し、これにより電力の浪費が生じる。この電力
損失の大部分は、スイッチング時一方のトランジスタが
他方のトランジスタがオフになる前オンになるとき生じ
る。もう一方の極端な事態については、一方のトランジ
スタが他方のトランジスタがオンになる前完全オフ状態
になると、出力段がデッドバンドを生じ、これによりク
ロスオーバひずみが発生する。

クロスオーバひずみを最小限に抑えるには、出力段に
多少のラッシュスルー電流が普通流れるようにしてスイ
ッチング時少なくとも一方の出力トランジスタが確実に
オンになるようにする。このようにすると、出力段はAB
級動作の増幅器として働く。大きな電力損を伴なわずに
クロスオーバひずみを低く抑える上で、周囲環境上及び
加工処理上のばらつきとは無関係にラッシュスルー電流
を抑制することが重要である。このことは、２つの出力
により浪費電力量が倍加する可能性のある差動出力増幅
器においてはさらに一層重要である。

（発明が解決しようとする課題） 従って、プッシュプル出力を有するリニア電力増幅器
のラッシュスルー電流を効果的に抑制する回路に対する
高い要望があることが解かる。

プッシュプル出力を有するリニア電力増幅器のラッシ
ュスルー電流を効果的に抑制する回路は、本発明の１つ
の特徴によれば、正の出力が第１の基準電圧との間に結
合された第１の出力トランジスタにより少なくとも部分
的に駆動され、また負の出力が第１基準電圧との間に結
合された第２の出力トランジスタにより少なくとも部分
的に駆動される増幅器出力段により提供される。増幅器
の出力段はさらに、第１出力トランジスタの制御端子に
結合され且つ第２出力トランジスタの制御端子の電圧に
応答して流れる電流が第１出力トランジスタの導電率を
変化させるようにした第１の可変電流分路と、第２出力
トランジスタの制御端子に結合され且つ第１出力トラン
ジスタの制御端子の電圧に応答して流れる電流が第２出
力トランジスタの導電率を変化させるようにした第２の
可変電流分路とを備える。

本発明の別の特徴によれば、正の出力はまた第２の基
準電圧との間に結合された第３の出力トランジスタによ
り駆動され、負の出力もまた第２基準電圧との間に結合
された第４の出力トランジスタにより駆動される。増幅
器出力段はさらに、第３出力トランジスタの制御端子に
結合され且つ第４出力トランジスタの制御端子の電圧に
応答して流れる電流が第３出力トランジスタの導電率を
変化させるようにした第３の可変電流分路と、第４出力
トランジスタの制御端子に結合され且つ第３出力トラン
ジスタの制御端子の電圧に応答して流れる電流が第４出
力トランジスタの導電率を変化させるようにした第４の
可変電流分路とを具備する。

本発明の別の実施例は、正の出力と負の出力とを有す
る増幅器出力段より成り、正の出力は第１の基準電圧と
の間に結合された第１の出力トランジスタにより少なく
とも部分的に駆動され、負の出力は第１基準電圧との間
に結合された第２の出力トランジスタにより少なくとも
部分的に駆動される。増幅器出力段はさらに、第１基準
電圧と第１出力トランジスタの制御端子との間に結合さ
れ、制御端子が第２出力トランジスタの制御端子に結合
された第１の交差結合トランジスタと、第１基準電圧と
第２出力トランジスタの制御端子との間に結合され、制
御端子が第１出力トランジスタの制御端子に結合された
第２の交差結合トランジスタとを有する。

この別の実施例のさらに別の特徴によれば、正の出力
は第２の基準電圧との間に結合された第３の出力トラン
ジスタによっても駆動され、負の出力もまた第２基準電
圧との間に結合された第４の出力トランジスタによって
も駆動される。増幅器出力段はさらに、第２基準電圧と
第３出力トランジスタの制御端子との間に結合され、制
御端子が第４出力トランジスタの制御端子に結合された
第３の交差結合トランジスタと、第２基準電圧と第４出
力トランジスタの制御端子との間に結合され、制御端子
が第３出力トランジスタの制御端子に結合された第４の
交差結合トランジスタとを具備する。

本発明の図示実施例ではさらに、入力段と出力トラン
ジスタを有する増幅器が提供される。出力トランジスタ
は基準電圧と出力端子との間に結合され、その制御端子
が入力段に結合されている。入力段と出力トランジスタ
の制御端子との間に結合された回路もその一部である。
制御信号に応答して、この回路が入力段を出力トランジ
スタの制御端子から隔離し、また出力トランジスタを遮
断状態にする電圧をその制御端子に印加する。

本発明の図示実施例の増幅器出力段は、第１の基準電
圧と出力端子との間に結合された第１の出力トランジス
タと、第２の基準電圧と出力端子との間に結合された第
２の出力トランジスタとを有する。第１の可変電流分路
が第１出力トランジスタの制御端子に結合される。第１
の可変電流分路は第２出力トランジスタの制御端子の電
圧に応答して、そこを流れる電流により第１出力トラン
ジスタの導電率が影響を受けるようにする。

本発明のこの実施例のさらに別の特徴によれば、増幅
器出力段は第２出力トランジスタの制御端子に結合した
第２の可変電流分路を有する。第２の可変電流分路は第
１の出力トランジスタの制御端子の電圧に応答して、そ
こを流れる電流により第２の出力トランジスタの導電率
が影響を受けるようにする。

本発明の実施例によればさらに、第１の基準電圧と出
力端子との間に結合された第１の出力トランジスタ及び
出力端子と第２の基準電圧との間に結合された第２の出
力トランジスタを有する増幅器出力段が提供される。増
幅器出力段はまた、第１基準電圧と第１出力トランジス
タの制御端子との間に結合された第１のトランジスタを
有する。第２のトランジスタが第１基準電圧と第１のノ
ードとの間に結合され、第１トランジスタの制御端子が
第２トランジスタの制御端子及び第１のノードに結合さ
れる。第３のトランジスタが第１ノードと第２基準電圧
との間に結合され、第３トランジスタの制御端子が第２
出力トランジスタの制御端子に結合される。

本発明のこの実施例のさらに別の特徴によれば、第４
のトランジスタが第２出力トランジスタの制御端子と第
２基準電圧との間に結合される。第５のトランジスタが
第２基準電圧と第２のノードとの間に結合され、第４ト
ランジスタの制御端子が第５トランジスタの制御端子と
第２ノードとに結合される。第６のトランジスタが第２
ノードと第１基準電圧との間に結合され、第６トランジ
スタの制御端子が第１出力トランジスタの制御端子に結
合される。

以下、添付図面を参照して本発明を実施例につき詳細
に説明する。

（実施例） 説明を明解にするため、同一の参照番号を適宜用いて
対応部分を指示するようにした。

本発明の好ましい実施例によるリニア電力増幅器は、
正及び負の入力と正及び負の出力とを有し、正の入力が
抵抗を介して増幅器の負の出力に、また別の抵抗を介し
て第１の入力端子に接続され、また同様に負の出力が抵
抗を介して正の出力に、また別の抵抗を介して第２の入
力端子に接続されて、第１と第２の入力端子間の差信号
によりリニア電力増幅器が２つの出力端子間に接続され
た負荷を駆動するようにする。

増幅器の各出力は、正の供給電圧と出力端子との間に
接続された上部ｐチャンネル出力トランジスタと、出力
端子と負の供給電圧との間に接続された下部ｎチャンネ
ル出力トランジスタとよりなる出力段により駆動され
る。負の供給電圧は用途によってはアース電位であるこ
ともある。各上部ｐチャンネル出力トランジスタのゲー
トと正の供給電圧との間には別のｐチャンネルトランジ
スタが接続され、そのゲートは別の上部ｐチャンネル出
力トランジスタのゲートに接続される。同様に、各下部
ｎチャンネル出力トランジスタのゲートと負の供給電圧
との間には別のｎチャンネルトランジスタが接続され、
そのゲートは別の下部ｎチャンネル出力トランジスタの
ゲートに接続される。これらの別のｐチャンネルトラン
ジスタ及びｎチャンネルトランジスタが導通するとそれ
ぞれに関連の出力トランジスタを遮断する傾向がある。
従って、一方の出力の上部ｐチャンネル出力トランジス
タまたは下部ｎチャンネル出力トランジスタにそのトラ
ンジスタを少なくとも部分的導通状態にするに充分なゲ
ート駆動電圧がかかると、もう一方の出力端子に関連す
るそれぞれの別のｐチャンネルトランジスタまたはｎチ
ャンネルトランジスタも部分的導通状態となり、他方の
出力の関連する上部ｐチャンネル出力トランジスタまた
は下部ｎチャンネル出力トランジスタをオフ状態に維持
する手助けをする。

低く抑えることが必要なラッシュスルー電流は各出力
を上部ｐチャンネル出力トランジスタから下部ｎチャン
ネル出力トランジスタに流れ、別のｐチャンネルトラン
ジスタと別のｎチャンネルトランジスタとの上述した交
差結合により上部ｐチャンネル出力トランジスタまたは
下部ｎチャンネル出力トランジスタの同時動作のみが直
接制御されるが、増幅器出力の差電圧はゼロでないため
別のｐチャンネルトランジスタ及び別のｎチャンネルト
ランジスタの強制動作によりそれぞれの出力段を流れる
ラッシュスルー電流が減衰する。

電力増幅器の好ましい実施例はまた出力トランジスタ
のゲートに結合された隔離／遮断回路を有する。この回
路は、電力増幅器への外部コマンドに応答して出力トラ
ンジスタを入力段から隔離し、出力トランジスタ遮断の
ためそのゲートをVCCに引き上げるかまたはアース電位
に引き下げる。この引き上げ及び引き下げは隔離回路が
作動状態にある時導通している出力トランジスタが所定
のレールで負荷に減少する電圧を供給するように制御さ
れたレートで起こる。隔離／遮断回路は差がゼロの電圧
を伝送する際生じる可能性のある出力段の電力損に対処
するためのものである。交差結合トランジスタは出力差
電圧がゼロでないときラッシュスルー電流を効果的に抑
制するが、差電圧がゼロの時に生じるそれらのトリップ
ポイントでは抑制能力を失う。この隔離／遮断回路はゼ
ロの差電圧が送られる直前に作動状態にされて、出力ト
ランジスタを制御されたレートで遮断し、これによりそ
の時の出力段の電力浪費を確実に回避する。

添付図面を参照して、第１図は本発明の好ましい実施
例によるリニア電力増幅器10を示す。増幅器10は２つの
アナログ入力、即ちINPで示した正の入力12及びINNで示
した負の入力14と、４つの論理入力、即ちEN、ENB、CB
S、CBSBとを有し、その動作は第３図を参照して後で説
明する。増幅器10はまた２つの出力、即ちOUTPで示す正
の出力16とOUTNで示す負の出力18とを有する。正の出力
16と負の出力18との間には負荷20が接続されている。負
の出力18と正の入力12との間には第１のフィードバック
抵抗22が接続され、同様に正の出力16と負の入力14との
間には第２のフィードバック抵抗24が接続されている。
正の入力12には別の抵抗26が接続され、その他端はVINP
で示した第１の入力端子28に接続されている。同様に、
負の入力14は抵抗30を介してVINNで示した別の入力端子
32に接続されている。

増幅器10は大きな差動電圧利得を有する。抵抗22、2
4、26、30による負の差動フィードバックにより、閉ル
ープ総合電圧利得がこれらの抵抗の比率により設定され
る。第１図の閉ループ増幅器は特定の電圧波形を低イン
ピーダンス負荷に供給するために用いられる。その結
果、増幅器10は大きな出力電圧を発生できるように設計
されている。

第２図は、増幅器10の単純化回路図である。増幅器10
はAB級の高スリュー電流（high slew current）入力段3
3を有する。入力段33は正の入力端子12の電圧から負の
入力端子14の電圧を差し引いた電圧により制御される第
１の電流源34及び負の入力端子14の電圧から正の入力端
子12の電圧を差し引いた電圧により制御される第２の電
流源36の２つの電流源を有する。電流源34と正の供給電
圧VCCとの間にはｐチャンネルトランジスタ38が接続さ
れ、そのソースはVCCに、またゲートとドレインは電流
源34に接続されている。電流源34のもう一方の端子にｎ
チャンネルトランジスタ40が接続され、そのソースは第
２図においてアースとして示される負の供給電圧に接続
され、またドレインとゲートは電流源34に接続されてい
る。同様に、電流源36とVCCとの間には別のｐチャンネ
ルトランジスタ42が接続され、そのソースはVCCにまた
ゲートはドレインと共に電流源36に接続されている。電
流源36のもう一方の端子には別のｎチャンネルトランジ
スタ44が接続され、そのソースはアースに、ゲートとド
レインは電流源36に接続されている。

入力段において、ｐチャンネルトランジスタ38のゲー
トは２つの別のｐチャンネルトランジスタ46、48のゲー
トに接続されている。ｐチャンネルトランジスタ46、48
のソースはVCCに接続されている。ｐチャンネルトラン
ジスタ46のドレインはｎチャンネルトランジスタ50のド
レインに接続され、またｐチャンネルトランジスタ48の
ドレインは別のｎチャンネルトランジスタ52のドレイン
に接続されている。ｎチャンネルトランジスタ50,52の
ソースはアースに接続され、それらのゲートはｎチャン
ネルトランジスタ44のゲートに接続されている。さら
に、ｐチャンネルトランジスタ42のゲートは２つの別の
ｐチャンネルトランジスタ58、60のゲートに接続されて
いる。ｐチャンネルトランジスタ58、60のソースはVCC
に接続されている。ｐチャンネルトランジスタ58のドレ
インは別のｎチャンネルトランジスタ62のドレインに接
続され、ｐチャンネルトランジスタ60のドレインは別の
ｎチャンネルトランジスタ64のドレインに接続されてい
る。ｎチャンネルトランジスタ62、64のソースはアース
に接続され、またそれらのゲートはｎチャンネルトラン
ジスタ40のゲートに接続されている。

第２図に示した出力段は４つの出力トランジスタ54、
56、66、68を有する。上部ｐチャンネル出力トランジス
タ54のゲートはｐチャンネルトランジスタ46のドレイン
に接続され、また下部ｎチャンネル出力トランジスタ56
のゲートはｐチャンネルトランジスタ48のドレインに接
続されている。上部ｐチャンネル出力トランジスタ54の
ソースはVCCに接続され、そのドレインは増幅器10の負
の出力18に接続されている。下部ｎチャンネル出力トラ
ンジスタ56のソースはアースに接続され、またそのドレ
インは負の出力18に接続されている。同様に、上部ｐチ
ャンネル出力トランジスタ66のゲートはｐチャンネルト
ランジスタ58のドレインに接続され、また下部ｎチャン
ネル出力トランジスタ68のゲートはｐチャンネルトラン
ジスタ60のドレインに接続されている。上部ｐチャンネ
ル出力トランジスタ66のソースはVCCに接続され、また
そのドレインは増幅器10の正の出力16に接続されてい
る。下部ｎチャンネル出力トランジスタ68のソースはア
ースに接続され、そのドレインは正の出力16に接続され
ている。かくして、トランジスタ54、56及びトランジス
タ66、68は入力段33により駆動される増幅器10の出力段
を形成する。

第２図の出力段にはまた４つの交差結合トランジスタ
70、72、74、76が設けられている。交差結合トランジス
タ70はｐチャンネルトランジスタであり、そのソースは
VCCに、ドレインは上部ｐチャンネル出力トランジスタ5
4のゲートに、またゲートは上部ｐチャンネル出力トラ
ンジスタ66のゲートに接続されている。交差結合トラン
ジスタ72もまたｐチャンネルトランジスタであり、その
ソースはVCCに、ドレインは上部ｐチャンネル出力トラ
ンジスタ66のゲートに、またゲートは上部ｐチャンネル
出力トランジスタ54のゲートに接続されている。交差結
合トランジスタ74はｎチャンネルトランジスタであり、
そのソースはアースに、ドレインは下部ｎチャンネル出
力トランジスタ56のゲートに、またゲートは下部ｎチャ
ンネル出力トランジスタ68のゲートに接続されている。
交差結合トランジスタ76もまたｎチャンネルトランジス
タであり、そのソースはアースに、ドレインは下部ｎチ
ャンネル出力トランジスタ68のゲートに、またゲートは
下部ｎチャンネル出力トランジスタ56のゲートに接続さ
れている。

動作について説明すると、第２図の増幅器10は電流源
34、36を流れる電流の大きさを制御する入力端子12、14
上の電圧を感知する。電流源34と36を流れる電流が等し
いとき、トランジスタ38、40、42、44を流れる電流もま
た等しい。ｐチャンネルトランジスタ38を流れる電流は
ｐチャンネルトランジスタ46、48を流れる電流に反映
し、ｐチャンネルトランジスタ42を流れる電流はｐチャ
ンネルトランジスタ58、60を流れる電流に反映し、また
ｎチャンネルトランジスタ44を流れる電流はｎチャンネ
ルトランジスタ50、52を流れる電流に反映し、さらにｎ
チャンネルトランジスタ40を流れる電流はｎチャンネル
トランジスタ62、64を流れる電流に反映する。このよう
な電流平衡状態のもとでは、上部ｐチャンネル出力トラ
ンジスタ54、66のゲート電圧は等しく、また下部ｎチャ
ンネル出力トランジスタ56、68のゲート電圧も等しい。
増幅器10のトランジスタの特性は、かかる条件のもとで
は出力トランジスタ54、56、66、68は遮断状態にあるが
それらのゲート−ソース電圧が僅かでも上昇すると導通
をまさに回復せんとする状態にあるように選択されてい
る。

例えば、入力12、14にかかる差動入力電圧の正の値が
大きくなると、電流源34を流れる電流が増加し始めると
共に電流源36を流れる電流が減少を開始する。電流源34
の電流の増加によりｐチャンネルトランジスタ38及びｎ
チャンネルトランジスタ40を流れる電流が増加する。こ
のように電流が増加するとｐチャンネルトランジスタ4
6、48及びｎチャンネルトランジスタ62、64がそれらを
流れる電流を増加させようとする。別の言い方をすれ
ば、ｐチャンネルトランジスタ46、48及びｎチャンネル
トランジスタ62、64により反映される電流にはｐチャン
ネルトランジスタ38及びｎチャンネルトランジスタ40を
流れる電流に比例する上限がある。同様に、電流源36を
流れる電流が減少するとｐチャンネルトランジスタ42及
びｎチャンネルトランジスタ44を流れる電流が減少す
る。この電流の減少はｐチャンネルトランジスタ58、60
及びｎチャンネルトランジスタ50、52を流れる電流に反
映される。このような電流不平衡状態のもとでは、ｐチ
ャンネルトランジスタ46、48のドレインの正の電圧はさ
らに大きくなり、そのため上部ｐチャンネル出力トラン
ジスタ54が強制的にオフとなると共に下部ｎチャンネル
出力トランジスタ56がオンになる。同様に、ｎチャンネ
ルトランジスタ62、64のドレインの負の電圧がさらに大
きくなって、上部ｐチャンネル出力トランジスタ66がオ
ンになると共に下部ｎチャンネル出力トランジスタ68が
強制的にオフにされる。

ところで、電流源34、36を流れる電流が等しいとき
は、４つの交差結合トランジスタ70、72、74、76は遮断
状態であって、そのゲート−ソース電圧が僅かでも上昇
すると直ちに導通する状態にある。前のパラグラフで説
明した例において、入力12、14にかかる差動電圧の正の
値が大きくなり、ｐチャンネルトランジスタ46、48のド
レインもさらに大きくなると、ｐチャンネル交差結合ト
ランジスタ72が激しくオフ状態となり、そのため上部ｐ
チャンネル出力トランジスタ56が導通させられる。また
ｎチャンネル交差結合トランジスタ76が導通し、下部ｎ
チャンネル出力トランジスタ68のオフ状態への移行を助
ける。さらに、入力12、14にかかる差動電圧の正の値が
大きくなり、ｎチャンネルトランジスタ62、64のドレイ
ンの負の値がさらに大きくなると、ｐチャンネル交差結
合トランジスタ70が導通して上部ｐチャンネル出力トラ
ンジスタ54をオフにする。また、ｎチャンネル交差結合
トランジスタ74が激しくオフとなって、下部ｎチャンネ
ル出力トランジスタ56を導通させる。従って、交差結合
トランジスタ70−76は、ｐチャンネル出力トランジスタ
54または66の一方とｎチャンネル出力トランジスタ56ま
たは68の一方とが他方の出力16または18の対応出力トラ
ンジスタが導通状態にあるとき確実にオフ即ち遮断状態
に維持されるように動作する。

別の言い方をすれば、交差結合トランジスタ70−76は
それらが導通状態にあるときは電流分路として働く。電
流を反映する電流ミラートランジスタ46−52、58−64
は、これらの交差結合トランジスタ70−76の電流シンク
能力を凌駕するに充分な電流を供給するまで、それらに
対応する出力トランジスタ54、56、66または68は導通さ
せることができない。例えば、ｐチャンネルトランジス
タ48のドレイン電圧がｎチャンネル出力トランジスタ56
のしきい電圧以上に増加するためには、ｐチャンネルト
ランジスタ48により供給される電流はｎチャンネルトラ
ンジスタ52及びｎチャンネル交差結合トランジスタ74に
よりシンクされつつある電流より大きい値を持つ必要が
ある。ｎチャンネル交差結合トランジスタ74によりシン
クされつつある電流は下部ｎチャンネル出力トランジス
タ68のゲート電圧と同じそのゲート電圧により決まる。
従って、下部ｎチャンネル出力トランジスタ68のゲート
電圧が出力トランジスタ68を導通させるに充分な大きさ
であれば、ｎチャンネル交差結合トランジスタ74もまた
導通状態にあって、下部ｎチャンネル出力トランジスタ
56のゲートをそのしきい電圧以下に引き下げ、従ってそ
のトランジスタの導通を阻止する。

交差結合トランジスタ74はまた２つのトランジスタの
ゲートが互いに接続され、それらのソースが同じ基準電
圧に接続されているという理由で下部ｎチャンネル出力
トランジスタ68が第２のトランジスタである一対の電流
ミラートランジスタの一方であるとみることが可能であ
る。従って、交差結合トランジスタ74を流れる電流は下
部ｎチャンネル出力トランジスタ68を流れる電流に比例
する。同様に、交差結合トランジスタ76及び下部ｎチャ
ンネル出力トランジスタ56、交差結合トランジスタ70及
び上部ｐチャンネル出力トランジスタ66並びに交差結合
トランジスタ72及び上部ｐチャンネル出力トランジスタ
54もまた電流ミラートランジスタの対とみることが可能
である。

ラッシュスルー電流は上部ｐチャンネル出力トランジ
スタ54、66からそれらに対応するｎチャンネル出力トラ
ンジスタ56、68に直接されるのであるが、交差結合トラ
ンジスタ70−76の上述した動作により上部ｐチャンネル
出力トランジスタ54、66または下部ｎチャンネル出力ト
ランジスタ56、68の同時動作だけが直接制御される。し
かしながら、出力16、18にかかる差動電圧がゼロでない
場合、交差結合トランジスタ70−76の動作によりそれぞ
れの出力段を流れるラッシュスルー電流が減衰させられ
る。

当業者にとっては、出力トランジスタ及び交差結合ト
ランジスタの相対的なサイズによりラッシュスルー電流
とクロスオーバーひずみとの間のトレードオフ関係が決
まることがわかる。出力段をAB級動作させるためには、
交差結合トランジスタを出力段のラッシュスルー電流を
最小限に抑えるに充分なだけ大きくして、しかもクロス
オーバーひずみを生ぜしめる過大な出力デッドバンドを
回避するに充分なだけ小さくする。

第３図は、リニア電力増幅器10の詳細な回路図であ
る。第３図の点線で囲んだ領域内の電流源34、36は、当
業者によく知られた回路よりなる。バイアス電圧BVOP、
BVON、BVP、BVNは第5A、5B図の回路により供給される。
第３図の回路と第２図の回路との違いは、各出力トラン
ジスタのゲートと対応する電流ミラー駆動トランジスタ
のドレインとの間に点線80、82、84、86で囲んだ別の回
路を設けたことである。詳しく説明すると、回路80は上
部ｐチャンネル出力トランジスタ54のゲートとｐチャン
ネルトランジスタ46のドレインとの間に接続されてい
る。回路82は上部ｐチャンネル出力トランジスタ66のゲ
ートとｐチャンネルトランジスタ58のドレインとの間に
接続されている。回路84は下部ｎチャンネル出力トラン
ジスタ56のゲートとｎチャンネルトランジスタ52のドレ
インとの間に接続されている。回路86は下部ｎチャンネ
ル出力トランジスタ68のゲートとｎチャンネルトランジ
スタ64のドレインとの間に接続されている。

回路80−86は本質的に同一で、それぞれの出力トラン
ジスタのゲートとそれぞれの駆動トランジスタのドレイ
ンとの間に接続された伝送ゲート88を有する。回路80は
また、駆動トランジスタ46のドレインとVCCとの間に直
列接続したキャパシタ90とｐチャンネルトランジスタ92
とを有し、ｐチャンネルトランジスタ92のゲートは論理
信号CBSBに接続されている。回路80はさらに駆動トラン
ジスタ46のドレインとVCCとの間に結合されたｐチャン
ネルトランジスタ94を有し、そのトランジスタのゲート
はキャパシタ90とｐチャンネルトランジスタ92との間の
共通ノードに接続されている。回路80はまた上部ｐチャ
ンネル出力トランジスタ54のゲートとVCCとの間に直列
に接続された２つのｐチャンネルトランジスタ96、98を
有し、ｐチャンネルトランジスタ96のゲートは論理信号
ENより駆動され、ｐチャンネルトランジスタ98のゲート
はバイアス電圧BVOPにより駆動される。第３図に示すよ
うに、回路82は回路80と同一であり、回路84と86はｐチ
ャンネルトランジスタの代りにｎチャンネルトランジス
タを用いたこと、またCBSBの代りにCBSを用いたこと、E
Nの代りにENBを用いたこと、さらにBVOPの代りにBVONを
用いたことを除き回路80、82と同じである。

回路80−86は、第４図に示すようにそれぞれが抵抗22
と26の共通ノード及び24と30の共通ノードとリニア電力
増幅器10のプラス及びマイナス入力12、14との間に接続
された２つの伝送ゲート100、102よりなる別のスイッチ
ング回路と共に用いられる。さらに、電力増幅器10のプ
ラス及びマイナス入力12、14はそれぞれｎチャンネルト
ランジスタ104、106を介して入力電圧VINP、VINNにそれ
ぞれ接続されている。

本発明の好ましい実施例ではT1プロトコルに従ってパ
ルスを伝送ライン上に駆動する目的で設計されている。
通常の動作では、電力増幅器10が入力端子VINP、VINN上
の信号電圧を受信し、伝送ライン上にパルスを駆動する
とき、ｎチャンネルトランジスタ104、106は遮断状態に
あり、伝送ゲート100、102は導通状態にある。また電力
増幅器10において伝送ゲート88は導通状態に、トランジ
スタ96、92は遮断状態にある。これらの状態により増幅
器は差動フィードバックが第１図に示した抵抗22、24、
26、30により得られる閉ループ構成となる。この閉ルー
プ構成では、交差結合トランジスタ70−76は増幅器10の
出力がゼロ差動電圧に維持されないためラッシュスルー
電流を有効に抑制する。

ゼロの差動出力電圧が差動出力電圧を伝送ライン上に
送信する場合、電力増幅器10は開ループ、バイアス−リ
フレッシュモードにおかれる。このモードでは、入力信
号VINP、VINNが差動ゼロ電圧にセットされ、ｎチャンネ
ルトランジスタ104、106が導通状態に、また伝送ゲート
100、102が遮断状態にされて差動ゼロ電圧が電力増幅器
10の正及び負の入力12、14上に強制的に送られる。同時
に、伝送ゲート88は遮断状態に、トランジスタ96は適宜
ENまたはENBによりイネーブル状態に、また上部Ｐ−チ
ャンネル出力トランジスタ54、66のゲートはトランジス
タ98を介してVCCの方に引き寄せられる。同様に、ｎチ
ャンネル出力トランジスタ56、66のゲートはｐチャンネ
ルトランジスタ98に対応するｎチャンネルトランジスタ
を介してアースの方に引き寄せられる。バイアス電圧BV
OP、BVONの値及びｐチャンネルトランジスタ98及びその
対応素子のサイズはリニア電力増幅器10の出力がパルス
の後縁において所望のスロープをもつように選択されて
いる。

またこの時点において、出力段のバイアスがリフレッ
シュされる。トランジスタ92及びその対応トランジスタ
は適宜CBSまたはCBSBにより導通状態におかれ、このた
めトランジスタ94及びその対応トランジスタがダイオー
ドして働く。この時、入力段は名目上平衡状態にあるた
め、電流トランジスタ46−52及び58−64に同じ電流が流
れる傾向がある。別の回路80−86がなければ、これらの
電流トランジスタのドレイン電圧は電流トランジスタの
出力コンダクタンスのみにより決定され、出力段に大き
いラッシュスルー電流が流れるようにすることが可能で
あろう。トランジスタ94及びその対応素子がダイオード
として接続されると、それらのドレインを１つのしきい
電圧近くに強制的に変化させるに必要なバイアス電流を
シンクさせる。この電流は電流トランジスタ46−52及び
58−64の出力コンダクタンスの作用を克服するための電
流分と増幅器の入力段のミスマッチにより生じるオフセ
ット電流を打ち消す別の電流分とを含む。

リニア電力増幅器10が通常動作に戻ると、キャパシタ
90及びその対応素子に蓄積された電圧によりトランジス
タ94及びその対応素子が、全ての出力トランジスタ54、
56、66、68がそれらのカットオフ点にバイアスされるよ
うな一定のバイアス電流を供給する。かくして、駆動電
流が流れるとただちにそれぞれの出力トランジスタが遮
断或いは導通状態となる。このようにして、キャパシタ
90及びその対応素子の動的バイアスが出力段のラッシュ
スルー電流及びクロスオーバひずみを抑制する。

以上より、別の回路80−86は３つの機能を有する。ま
ず第１に、出力段を入力段から隔離してゼロ出力の時出
力段の遮断及びバイアスリフレッシングを可能にする。
第２に、出力トランジスタを制御された態様で遮断状態
にしてゼロ差動出力電圧において生じる可能性のあるラ
ッシュスルー電流を消滅させる。最後に、出力段をほぼ
AB級モードにバイアスするための動的バイアス電流を供
給する。これらの回路は交差結合トランジスタ70−76に
関連して増幅器の全てのモードにおいてラッシュスルー
電流を抑制する。

第5A図は、第３図において用いるバイアス電圧BVP、B
VNの発生に用いられる回路の概略図である。入力電流BI
1は増幅器において適当なバイアス電流を発生させる所
望のバイアス電圧BVP、BVNを供給するように選択され
る。

第5B図は第３図のバイアス電圧BVOP、VVONの発生に用
いる回路の概略図である。入力電流BI2は、上述したパ
ルスの後縁において適当なスロープを生ぜしせめる所望
のバイアス電圧BVOP、BVONを供給するように選択されて
いる。第5A、5B図の回路により発生されるバイアス電圧
は好ましい実施例では直流電圧である。しかしながら、
直流BI2入力電流により発生されるものとは異なる電圧
パスル波形の後縁を生ぜしめるためにBI2電流として時
間により変化する電流を用いるのも本発明の範囲内であ
る。

第６図は、第３及び第４図の論理電圧の発生に用いる
回路の概略図である。第６図においてOZB（出力ゼロバ
ー）で示した入力信号は、リニア電力増幅器10の通常動
作時においては高即ち論理１レベル、またリニア電力増
幅器10がラインにゼロ電圧を供給しキャパシタ90上のバ
イアス電圧がリフレッシュされている時は低または論理
０レベルである。OZB信号はNORゲート108の１つの入力
とインバータ110の入力に接続されている。インバータ1
10の出力は別のNORゲート112の１つの入力に接続され、
その出力は別のインバータ114の入力に接続されてい
る。インバータ114の出力は信号ENBを形成し、また別の
インバータ116の入力にも接続されている。インバータ1
16の出力は信号ENを形成し、また遅延回路118の入力に
接続されている。遅延回路118の出力はNORゲート108の
第２の入力に接続され、その出力は別のインバータ120
の入力に接続されている。インバータ120の出力は信号C
BSBを形成し、また別のインバータ122の入力に接続され
ている。インバータ122の出力は信号CBSを形成し、NOR
ゲート112の第２の入力に接続されている。

動作について説明すると、OZB信号が低レベルとなっ
てリニア電力増幅器10の出力をゼロに変化させると、EN
B出力が高レベルとなりEN出力が低レベルとなる。遅延
回路118の遅延により決まる短い時間ののち、CBSB出力
が低レベルとなりCBS出力が高レベルとなる。この状態
はOZB入力が再び高レベルとなり、CBSB出力が高レベ
ル、CBS出力が低レベルとなるまで保持され、その後ENB
出力が低レベル、EN出力が高レベルとなる。

ラッシュスルー電流を制限するための出力トランジス
タの交差結合による制御は上述の説明では差動プッシュ
プル出力に対して行なわれる。しかしながら、この交差
結合による制御は単一のプッシュプル出力段内において
も用いることが可能である。単一の出力段に用いる場
合、下部出力トランジスタを駆動する電圧を用いて上部
出力トランジスタの制御端子に結合された電流源を制御
し、同様に、上部出力トランジスタの制御端子の電圧に
より下部出力トランジスタの制御端子に接続された電流
源を制御する。これらの交差結合電流源は、出力トラン
ジスタの一方をその他方が有意な電流を導通していると
き遮断し、それにより出力トランジスタに過大なラッシ
ュスルー電流が流れるのを防止する。この単一段におけ
る交差結合によりラッシュスルー電流は直接制限され、
従ってこの作用は出力電圧がゼロのときでも有効であ
る。

第７図は、シングルエンド増幅器の出力トランジスタ
と、その出力トランジスタのラッシュスルー電流を制御
するために設けた交差結合トランジスタ回路との回路図
である。第３図の出力及び交差結合トランジスタ66、6
8、72、76を第７図の回路と置き換えることが可能であ
る。同様に、第３図の出力及び交差結合トランジスタ5
4、56、70、74を第７図の回路により置換することも可
能である。第７図に示すように、上部ｐチャンネル出力
トランジスタ66のゲートはｐチャンネルトランジスタ23
0のゲートに接続され、そのソースはVCCに、またドレイ
ンはｎチャンネルトランジスタ232のドレイン及びゲー
トに接続されている。ｎチャンネルトランジタ232のソ
ースはアースに接続されている。ｎチャンネルトランジ
スタ232のゲートには別のｎチャンネルトランジスタ234
のゲートが接続され、そのソースはアースに、ドレイン
は下部ｎチャンネル出力トランジスタ68のゲートに接続
されている。下部ｎチャンネル出力トランジスタ68のゲ
ートはまたｎチャンネルトランジスタ236のゲートに接
続され、そのソースはアースに、ドレインはｐチャンネ
ルトランジスタ238のドレイン及びゲートに接続されて
いる。ｐチャンネルトランジスタ238のソースはVCCに接
続されている。ｐチャンネルトランジスタ238のゲート
はまた別のｐチャンネルトランジスタ240のゲートに接
続され、そのソースはVCCに、ドレインは上部ｐチャン
ネル出力トランジスタ66のゲートに接続されている。

動作について説明すると、上部ｐチャンネル出力トラ
ンジスタ66のゲート電圧を用いてｐチャンネルトランジ
スタ230を流れる電流が制御される。（これは上部ｐチ
ャンネル出力トランジスタ66を流れる電流に比例する電
流を得るためのものと考えることが可能である）。この
電流は、下部ｎチャンネル出力トランジスタ68のゲート
からの電流をシンクさせようとするトランジスタ232、2
34により反映される。同様に、下部ｎチャンネル出力ト
ランジスタ68のゲート電圧を用いてｎチャンネルトラン
ジスタ236を流れる電流が制御される。（同様に、これ
は下部ｎチャンネル出力トランジスタ68を流れる電流に
比例する電流を得るあためのものと考えることが可能で
ある）。この電流は、上部ｐチャンネル出力トランジス
タ66のゲートに電流を流そうとするｐチャンネルトラン
ジスタ238、240により反映される。上部ｐチャンネル出
力トランジスタ66のゲート電圧が上部ｐチャンネル出力
トランジスタ66を有意な導通状態にさせるに充分なほど
VCCより低い値にあれば、ｐチャンネルトランジスタ230
が導通する。このためトランジスタ232、234よりなるｎ
チャンネル電流ミラーが下部ｎチャンネル出力トランジ
スタ68のゲートノードからの電流をシンクさせようとし
て、下部ｎチャンネル出力トランジスタ68が導通しない
ようにする。しかしながら、上部ｐチャンネル出力トラ
ンジスタ66のゲート電圧が上部ｐチャンネル出力トラン
ジスタ66の導通を阻止するに充分な高い値にある場合、
ｐチャンネルトランジスタ230は導通しない。このため
ｎチャンネルトランジスタ232、234は電流をシンクさせ
ず、下部ｎチャンネル出力トランジスタ68が導通する。
同様に、236、238、240は下部ｎチャンネル出力トラン
ジスタ68が導通状態にあるとき上部ｐチャンネル出力ト
ランジスタ66が導通しないようにし、また下部ｎチャン
ネル出力トランジスタ68が遮断状態にあるとき上部ｐチ
ャンネル出力トランジスタ66を導通させる。

トランジスタ230、232、234、236、238、240により反
映される出力トランジスタ電流の割合が出力デッドバン
ドとラッシュスルー電流との間のトレードオフ関係を決
める。この比率が大きければラッシュスルー電流がスイ
ッチポイント近くに減少するが出力デッドバンドが増大
する可能性がある。ｐチャンネルトランジスタ238、240
のソースをVCCに接続されるものとして、またｎチャン
ネルトランジスタ232、234のソースをアースに接続され
るものとして示したが、当業者であればVCC及びアース
の代りに他の適当な基準電圧に接続可能なことが理解さ
れるであろう。

以上において、増幅器のプッシュプル出力段を流れる
ラッシュスルー電流を有効に制御する回路を備えたリニ
ア電力増幅器について説明した。

本発明をある特定の実施例に関連して説明したが、か
かる実施例の詳細は限定的なものでなくて説明の目的を
もつものにすぎないことを理解されたい。当業者であれ
ば、本明細書において説明した本発明の精神及び範囲か
ら逸脱することなくその構成や動作において種々の変形
例または設計変更が可能であることが理解されるであろ
う。

【図面の簡単な説明】

第１図は、本発明によるフィードバック抵抗を有するリ
ニア電力増幅器の簡単なブロック図である。 第２図は、本発明によるリニア電力増幅器の簡単な概略
図である。 第３図は本発明によるリニア電力増幅器の詳細な回路図
である。 第４図は、本発明によるリニア電力増幅器の詳細なブロ
ック図である。 第5A及び5B図は、第３図のバイアス電圧を供給するため
のバイアス電圧発生回路の回路図である。 第６図は、第３図の論理信号を供給するためのスイッチ
ング回路の回路図である。 第７図は、本発明による交差結合単一出力段の回路図で
ある。 10……リニア電力増幅器 12……正入力 14……負入力 16……正出力 18……負出力 34、36……電流源 54、56、66、68……出力トランジスタ 70、72、74、76……交差結合トランジスタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−170308（ＪＰ，Ａ) 特開 昭62−230206（ＪＰ，Ａ) 特開 昭63−153903（ＪＰ，Ａ) 実開 昭62−68318（ＪＰ，Ｕ)

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】正出力が第１基準電圧とその正出力の間に
   結合された第１の出力トランジスタにより少なくとも部
   分的に駆動され、また負出力が第１基準電圧とその負出
   力との間に結合された第２の出力トランジスタにより少
   なくとも部分的に駆動される増幅器出力段において、 （ａ）第１出力トランジスタの制御端子に結合され且つ
   第２出力トランジスタの制御端子の電圧に応答して流れ
   る電流が第１出力トランジスタの導電率を変化させるよ
   うにした第１の可変電流分路と、 （ｂ）第２出力トランジスタの制御端子に結合され且つ
   第１出力トランジスタの制御端子の電圧に応答して流れ
   る電流が第２出力トランジスタの導電率を変化させるよ
   うにした第２の可変電流分路とより成ることを特徴とす
   る増幅器出力段。
2. 【請求項２】正出力がまた第２基準電圧との間に結合さ
   れた第３の出力トランジスタにより駆動され、負出力が
   また第２基準電圧との間に結合された第４の出力トラン
   ジスタにより駆動され、 増幅器出力段がまた、 （ａ）第３出力トランジスタの制御端子に結合され且つ
   第４出力トランジスタの制御端子の電圧に応答して流れ
   る電流が第３出力トランジスタの導電率を変化させるよ
   うにした第３の可変電流分路と、 （ｂ）第４出力トランジスタの制御端子に結合され且つ
   第３出力トランジスタの制御端子に応答して流れる電流
   が第４出力トランジスタの導電率を変化させるようにし
   た第４の可変電流分路とを具備することを特徴とする請
   求項第１項に記載の増幅器出力段。
3. 【請求項３】正出力が第１の基準電圧との間に結合され
   た第１の上部出力トランジスタ及び第２の基準電圧との
   間に結合された第１の下部出力トランジスタにより駆動
   され、負出力が第１基準電圧との間に結合された第２の
   上部出力トランジスタ及び第２基準電圧との間に結合さ
   れた第２の下部出力トランジスタにより駆動される増幅
   器出力段であって、 （ａ）第１基準電圧と第１上部出力トランジスタの制御
   端子との間に結合され且つ制御端子が第２上部出力トラ
   ンジスタの制御端子に結合された第１の交差結合トラン
   ジスタと、 （ｂ）第１基準電圧と第２上部出力トランジスタの制御
   端子との間に結合され且つ制御端子が第１上部出力トラ
   ンジスタの制御端子に結合された第２の交差結合トラン
   ジスタとより成ることを特徴とする増幅器出力段。
4. 【請求項４】第１下部出力トランジスタの制御端子と第
   ２基準電圧との間に結合され且つ制御端子が第２下部出
   力トランジスタの制御端子に結合された第３の交差結合
   トランジスタと、 （ｂ）第２下部出力トランジスタの制御端子と第２基準
   電圧との間に結合され且つ制御端子が第１下部出力トラ
   ンジスタの制御端子に結合された第４の交差結合トラン
   ジスタとをさらに含んでなることを特徴とする請求項第
   ３項に記載の増幅器出力段。
5. 【請求項５】第１、第２、第３及び第４の交差結合トラ
   ンジスタがMOSトランジスタであることを特徴とする請
   求項第４項に記載の増幅器出力段。
6. 【請求項６】第１及び第２の出力を有する増幅器であっ
   て、 （ａ）第１及び第２の電流源であって、これらの電流源
   の差電流が第１の入力の電圧により少なくとも部分的に
   制御される第１及び第２の電流源と、 （ｂ）流れる電流の上限が第１電流源を流れる電流に比
   例する第３の電流源と、流れる電流の上限が第２電流源
   を流れる電流に比例する第４の電流源との直列回路と、 （ｃ）第１出力と第１の基準電圧との間に結合され且つ
   制御端子が第３と第４の電流源との間のノードに結合さ
   れた第１の出力トランジスタと、 （ｄ）流れる電流の上限が第２電流源を流れる電流に比
   例する第５の電流源と、流れる電流の上限が第１電流源
   を流れる電流に比例する第６の電流源との直列回路と、 （ｅ）第２出力と第１基準電圧との間に結合され且つ制
   御端子が第５と第６の電流源との間のノードに接続され
   た第２の出力トランジスタと、 （ｆ）流れる電流が第２出力トランジスタの制御端子の
   電圧に比例する、第１出力トランジスタの制御端子に結
   合された第１の電流分路手段と、 （ｇ）流れる電流が第１出力トランジスタの制御端子の
   電圧に比例する、第２出力トランジスタの制御端子に結
   合された第２の電流分路手段とより成ることを特徴とす
   る増幅器。
7. 【請求項７】第１電流分路手段が、第１出力トランジス
   タの制御端子と第１基準電圧との間に結合され且つ制御
   端子が第２出力トランジスタの制御端子に結合されたト
   ランジスタより成り、第２電流分路手段が、第２出力ト
   ランジスタの制御端子と第１基準電圧との間に結合され
   且つ制御端子が第１出力トランジスタの制御端子に結合
   されたトランジスタより成ることを特徴とする請求項第
   ６に記載の増幅器。
8. 【請求項８】流れる電流の上限が第１電流源を流れる電
   流に比例する第７の電流源と、流れる電流の上限が第２
   電流源を流れる電流に比例する第８の電流源との直列回
   路と、 （ｂ）第１出力と第２の基準電圧との間に結合され且つ
   制御端子が第７と第８の電流源との間のノードに結合さ
   れた第３の出力トランジスタと、 （ｃ）流れる電流の上限が第２電流源を流れる電流に比
   例する第９の電流源と、流れる電流の上限が第１電流源
   を流れる電流に比例する第10の電流源との直列回路と、 （ｄ）第２出力と第２基準電圧との間に結合され且つ制
   御端子が第９と第10の電流源との間のノードに結合され
   た第４の出力トランジスタと、 （ｅ）流れる電流が第４出力トランジスタの制御端子の
   電圧に応答する、第３出力トランジスタの制御端子に結
   合された第３の電流分路手段と、 （ｆ）流れる電流が第３出力トランジスタの制御端子に
   応答する、第４出力トランジスタの制御端子に結合さた
   第４の電流分路手段とより成ることを特徴とする請求項
   第６項に記載の増幅器。
9. 【請求項９】第３電流分路手段が、第２基準電圧と第３
   出力トランジスタの制御端子との間に結合され且つ制御
   端子が第４出力トランジスタの制御端子に結合されたト
   ランジスタより成り、第４電流分路手段が第２基準電圧
   と第４出力トランジスタの制御端子との間に結合され且
   つ制御端子が第３出力トランジスタの制御端子に結合さ
   れたトランジスタより成ることを特徴とする請求項第８
   項に記載の増幅器。
10. 【請求項１０】第３電流源と第４電流源との間のノード
    と第１出力トランジスタの制御端子との間に結合され、
    制御信号に応答して第３電流源と第４の電流源との間の
    ノードを第１出力トランジスタの制御端子から隔離し、
    また第１出力トランジスタの制御端子を第１出力トラン
    ジスタを遮断する電圧に結合する回路を具備してなるこ
    とを特徴とする請求項第６項に記載の増幅器。
11. 【請求項１１】第１電流源と第２電流源との間の差電流
    が第１の入力と第２の入力の電圧の差に比例することを
    特徴とする請求項第６項に記載の増幅器。