CN116938156A - 低噪声跨阻放大器 - Google Patents

低噪声跨阻放大器 Download PDF

Info

Publication number
CN116938156A
CN116938156A CN202210352454.XA CN202210352454A CN116938156A CN 116938156 A CN116938156 A CN 116938156A CN 202210352454 A CN202210352454 A CN 202210352454A CN 116938156 A CN116938156 A CN 116938156A
Authority
CN
China
Prior art keywords
pmos
electrically connected
pair
input
nmos transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210352454.XA
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN202210352454.XA priority Critical patent/CN116938156A/zh
Priority to US17/662,194 priority patent/US11996807B2/en
Publication of CN116938156A publication Critical patent/CN116938156A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

提供了一种具有低噪声的新型跨阻放大器(TIA)。该TIA可以包括输入级和输出驱动级。输入级可以包括一对输入PMOS晶体管、一对输入NMOS晶体管和一对差分电压输入节点。输出驱动级可以包括一对输出电路，每个输出电路可以包括并联电连接的第一对PMOS和NMOS晶体管、串联电连接的第二对PMOS和NMOS晶体管以及串联电连接的一对电容器，三者并联电连接。该结构可以降低TIA的噪声水平。

Description

低噪声跨阻放大器
技术领域
本申请涉及跨阻放大器(TIA)，特别涉及低噪声TIA。
背景技术
TIA广泛用于电子设备，例如光电接收机和运算放大器。通常，光电接收机的接收机前端(RXFE)可以包括例如低噪声放大器(LNA)、混频器和 TIA，并且由TIA引起的噪声可能会极大地影响接收机的性能。因此，一种降低噪声的新型TIA成为迫切需求。
发明内容
根据一个实施例，TIA可以包括输入级和输出驱动级。所述输入级可以包括：第一和第二输入PMOS晶体管；第一和第二负载NMOS晶体管，其中所述第一输入PMOS晶体管的漏极与所述第一负载NMOS晶体管的漏极电连接，所述第二输入PMOS晶体管的漏极与所述第二负载NMOS晶体管的漏极电连接；以及分别电连接到所述第一输入PMOS晶体管的栅极和第二输入PMOS晶体管的栅极的第一和第二差分电压输入节点。所述输出驱动级可以包括第一和第二输出电路，所述第一和第二输出电路的每一个包括：并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；电连接所述第二对PMOS和NMOS晶体管中的NMOS晶体管的漏极的差分输出节点。
根据一个实施例，TIA可以包括输入级和输出驱动级。所述输入级可以包括第一和第二输入PMOS晶体管、第一和第二负载NMOS晶体管以及第一和第二差分电压输入节点。所述输出驱动级可以包括第一和第二输出电路，每个输出电路包括：并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；电连接到所述第二对PMOS 和NMOS晶体管中的NMOS晶体管的漏极的差分输出节点；将所述第二对PMOS 和NMOS晶体管中的NMOS晶体管的栅极电连接到所述输入级的第一或第二输入PMOS晶体管的漏极的第三PMOS晶体管。
根据一个实施例，接收机前端(RXFE)可以包括串联电连接的低噪声放大器(LNA)、混频器和TIA。所述TIA可以包括输入级和输出驱动级。所述输入级可以包括第一和第二输入PMOS晶体管、第一和第二负载NMOS晶体管以及第一和第二差分电压输入节点。所述输出驱动级可以包括第一和第二输出电路，每个输出电路包括：并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；电连接至第二对PMOS 和NMOS晶体管中的NMOS晶体管的漏极的差分输出节点；将所述第二对PMOS 和NMOS晶体管中的NMOS晶体管的栅极电连接到所述输入级的第一或第二输入 PMOS晶体管的漏极的第三PMOS晶体管。
根据一个实施例，一种放大电压信号的方法，可以包括：利用跨阻放大器(TIA)的第一和第二差分电压输入节点接收差分输入电压，其中所述TIA包括输入级和输出驱动级，所述输入级包括：第一和第二输入PMOS晶体管；第一和第二负载NMOS晶体管，其中所述第一输入PMOS晶体管的漏极与所述第一负载NMOS晶体管的漏极电连接，所述第二输入PMOS晶体管的漏极与所述第二负载NMOS晶体管的漏极电连接；以及分别电连接到所述第一输入PMOS晶体管的栅极和第二输入PMOS晶体管的栅极的第一和第二差分电压输入节点。所述输出驱动级包括第一和第二输出电路，每个输出电路包括：并联电连接的第一对PMOS 和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；和连接至所述第二对PMOS和NMOS晶体管中的NMOS晶体管的漏极的差分输出节点。该方法还包括：通过所述输入级和所述输出驱动级放大所述差分输入电压以产生放大后的差分输出电压；以及将所述放大后的差分输出电压输出到所述第一和第二差分输出节点。
附图说明
参照以下附图描述本申请的非限制性和非穷举性的实施例，其中，除非另有说明，相同的附图标记指代相同的零部件。
图1是示出根据一个实施例的包括TIA的RXFE的示意图。
图2是示出根据一个实施例的TIA的电路图。
图3是示出根据另一实施例的TIA的电路图。
图4是示出了一种低噪声放大的方法的流程图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而，本领域的技术人员将理解可以在没有这些细节的情况下实施本申请。
另外，为了避免不必要地模糊相关描述，可能没有示出或详细描述一些公知的结构或功能。
尽管与特定应用示例的详细说明结合使用，但以下呈现的描述中使用的术语仍旨在以其最广泛的合理方式进行解释。以下甚至可能会强调某些术语，但是，在本“详细描述”部分中，将以任何受限的方式解释任何旨在解释的术语。下文中，“PM”或“MP”可代表PMOS晶体管，“NM”或“MN”可代表NMOS晶体管。
在不失一般性的情况下，将通过以TIA和包括TIA的RXFE为例来参考说明性实施例。本领域普通技术人员理解，这仅是为了清楚、充分地描述本申请，而不是限制由所附权利要求书限定的本申请的范围。
图1是示出根据本申请的一个实施例的接收机的RXFE 100的示意图。如图1所示，接收机(例如，未示出的光电接收器)的RXFE 100包括串联电连接的LNA 1、混频器2(例如，无源混频器)和TIA 3。RXFE 100还包括并联电连接到TIA 3的反馈电阻器Rf。在一些实施例中，天线4电连接到RXFE 100 的LNA 1。Rs表示连接线路上的寄生等效电阻器。
LNA 1通常在高频(HF)下工作，而TIA 3通常在中频(MF)或低频(LF)下工作。例如，LNA 1的工作频率高于TIA 3。例如，LNA 1接收HF 电压信号VnLNA，并将HF电流信号输出到混频器2，HF电流信号因此被混频器2转换成MF或LF电流信号ILNA，该MF或LF电流信号ILNA被输出到TIA 3。之后，TIA 3将电流信号ILNA转换为MF或LF电压信号Vout(例如，Vout＝ILNA *Rf)并输出该电压信号Vout到后续电路(例如，滤波器)以进行进一步的操作。
例如在混频器2是无源的情况下，该接收机的RXFE 100的总噪声水平主要由LNA 1和TIA 3两者决定。因此，通过降低由TIA 3引起的噪声，可以极大地抑制RXFE 100的总噪声水平。
参照下面的公式(1)，Ftotal表示RXFE 100的总噪声因子，VnLNA表示 LNA 1的输入电压，VnTIA表示TIA 3的输入电压，AVLNA表示LNA 1的开环增益。Rs表示连接线路上的寄生等效电阻。Rs可能会产生热噪声，热噪声可能会严重影响RXFE 100的噪声水平并且可以通过等效噪声电压VnRs进行模拟。例如，VnRs＝4kTRs，这里的k是玻尔兹曼常数，T是开尔文温度。
图2是示出根据本申请的一个实施例的TIA 200的电路图。例如，TIA 200可以包括第一级(例如，输入级,“IS”)和第二级(例如，输出驱动级,“ODS”)。
如图2所示，TIA 200的第一级(IS)包括一对差分输入PMOS晶体管PM1和PM2、一对负载NMOS晶体管NM1和NM2以及一对差分电压输入节点Vinp和Vinn，该差分电压输入节点Vinp和Vinn分别电连接到PM1的栅极和 PM2的栅极来分别从外部(例如，从另一个电路)接收差分输入电压。
在一些实施例中，该第一级的一对PM1和PM2的源极分别电连接到公共点A，并且可以接收DC偏置电流Id1，该DC偏置电流Id1可以确保该第一级在合适的电流工作条件下工作。在一些实施例中，该第一级的一对NM1和 NM2的源极电连接到公共点E，该点可以接地。
在一些实施例中，PM1的漏极和NM1的漏极电连接到点B1，而PM2 的漏极和NM2的漏极电连接到点B2，因此在该第一级中的一对PM1和PM2 以及一对NM1和NM2可以决定TIA 200第一级的总增益。
如图2所示，第一级(IS)包括第一支路和第二支路，所述第一支路包括串联电连接的PM1和NM1，所述第二支路包括串联电连接的PM2和NM2。第一支路与第二支路并联电连接。
如图2所示，TIA 200的第二级(ODS)包括一对第一输出电路OC1 和第二输出电路OC2，每个输出电路分别包括一对差分输出节点Voutp和Voutn以输出放大的差分电压到另一个电路。在一些实施例中，第二级的OC1和OC2二者都可以接收DC偏置电流Iclamp，该DC偏置电流Iclamp可以确保第二级在合适的电流工作条件下工作。
在一些实施例中，OC1可以包括一对MP3和MN3、一对电容器C1 和C3、以及一对MP5和NMp，并且三者并联电连接。
在一对MP3和MN3中，MP3和MN3并联电连接。MN3的漏极和 MP3的源极电连接到公共点D1，并且可以接收直流偏置Iclamp。MN3的源极和MP3 的漏极电连接到公共点B1。
在一对电容器C1和C3中，C1和C3串联电连接在公共点D1和B1 之间。
在一对MP5和NMp中，MP5的栅极电连接到公共点Dl，MP5的漏极和NMp的漏极电连接到公共点Gl，NMp的栅极电连接到公共点B1。
OCl还可以包括电连接在公共点Gl和公共点Fl之间的电阻器Rl，公共点Fl电连接在电容器Cl和C3之间。R1、C1和C3可为OC1的正输出节点Voutp提供米勒补偿。
OC2可以具有类似于OC1的结构。在一些实施例中，OC2可以包括并联电连接的一对MP4和MN4、一对电容器C2和C4、以及一对MP6和NMn。
在一对MP4和MN4中，MP4和MN4并联电连接。MN4的漏极和 MP4的源极电连接到公共点D2，并且可以接收DC偏置Iclamp。MN4的源极和MP4 的漏极电连接到公共点B2。
在一对电容器C2和C4中，C2和C4串联电连接在公共点D2和B2 之间。
在一对MP6和NMn中，MP6的栅极电连接到公共点D2，MP6的漏极和NMn的漏极电连接到公共点G2，NMn的栅极电连接到公共点B2。
OC2还可以包括电连接在公共点G2和公共点F2之间的电阻器R2，公共点F2电连接在C2和C4之间。R2、C2和C4可以为OC1的负输出节点Voutn提供米勒补偿。
第二级的OCl和OC2可以进一步放大已经被第一级放大的信号(例如，差分电压信号)，并将进一步放大后的信号输出到差分输出节点Voutp和Voutn。
在图2中，Id1表示提供给该第一级的DC偏置电流，In1和In2分别表示流经PM1和PM2的热噪声电流：
参照公式(2)，流经PM1和PM2的DC偏置电流相同，即gmp1＝gmp2＝gmp，因此因此，等效到输入端的噪声电压为：
图3是示出根据另一实施例的TIA 300的电路图。TIA 300包括第一级(例如，输入级“IS”)和第二级(例如，输出驱动级“ODS”)。TIA 300的第一级包括一对差分输入PMOS晶体管PM1和PM2、一对差分输入NMOS晶体管NM1和NM2、以及一对差分电压输入节点Vinp和Vinn以接收差分输入电压 (例如，从另一个电路)。
在一些实施例中，该Vinp节点电连接到PM1和NM1两者的栅极，因此可以将输入电压Vinp提供给PM1和NM1两者的栅极。Vinn节点电连接到PM2 和NM2两者的栅极，因此可以将输入电压Vinn提供给PM2和NM2两者的栅极。
在一些实施例中，第一级(IS)的一对PM1和PM2的源极电连接到公共点A，并且可以接收DC偏置电流Id1以确保该第一级在合适的电流工作条件下工作。在一些实施例中，该第一级的一对NM1和NM2的源极电连接到公共点E，该点可以接地。
在一些实施例中，PM1的漏极和NM1的漏极电连接到公共点B1，并且PM2的漏极和NM2的漏极电连接到公共点B2。因此，第一级的一对PM1 和PM2、一对NM1和NM2可以决定TIA300的第一级的总增益。
如图3所示，TIA 300的第二级(ODS)包括一对第一输出电路OCl 和第二输出电路OC2，每个输出电路分别包括差分输出节点Voutp和Voutn以将放大后的差分电压输出到另一个电路。第二级的OC1和OC2二者都可以接收DC偏置电流Iclamp以确保第二级在合适的电流工作条件下工作。
OCl可以包括一对MP3和MN3。MN3的漏极和MP3的源极电连接到公共点D1，并且可以接收直流偏置Iclamp。MN3的源极和MP3的漏极电连接到公共点H1。
OC1还可以包括一对电容器C1和C3，它们串联电连接在公共点Dl 和Hl之间。
OC1还可以包括一对MP5和MNp。PM5的栅极电连接到公共点D1，MP5的漏极和MNp的漏极电连接到公共点G1，MNp的栅极电连接到公共点H1。
OC1还可以包括串联电连接在公共点G1和B1之间的电阻器R1和电容器C5，B1电连接在电容器C1和C3之间。R1、C1、C3和C5可以为OC1的正输出节点Voutp提供米勒补偿。
OCl还可以包括电连接在公共点Hl和Bl之间的MP7。MP7的源极与公共点B1电连接，MP7的漏极与公共点H1电连接。
OC1和OC2具有相似的结构。在一些实施例中，OC2可以包括一对 MP4和MN4。MN4的漏极和MP4的源极电连接到公共点D2，并且可以接收直流偏置Iclamp。MN4的源极和MP4的漏极电连接到公共点H2。
OC2还可以包括串联电连接在公共点D2和H2之间的一对电容器C2 和C4。
OC2还可以包括一对MP6和MNn。MP6的栅极电连接到公共点D2， MP6的漏极和MNn的漏极电连接到公共点G2，MNn的栅极电连接到公共点H2。
OC2还可以包括串联电连接在公共点G2和B2之间的电阻器R2和电容器C6，B2电连接在电容器C2和C4之间。R2、C2、C4和C6可以为OC1的负输出节点Voutn提供米勒补偿。
OC2还可以包括电连接在公共点H2和B2之间的MP8。MP8的源极电连接到公共点B2，MP8的漏极电连接到公共点H1。
如图3所示，第二级的一对OC1和OC2二者都可以接收直流偏置电流Iclamp，以保证第二级在合适的电流工作条件下工作。第二级的OC1和OC2可以进一步放大已经被第一级放大后的信号(例如差分电压信号)，并且可以将进一步放大后的信号依次输出到一对差分输出节点Voutp和Voutn以便输出到后续电路 (如滤波器)。
在图3中，Id1表示提供给该第一级的偏置电流，In1、In2、In3和In4分别表示流经输入晶体管PM1、PM2、NM3和NM4的热噪声电流：
参照公式(3)，输入晶体管PM1、PM2、NM3和NM4上的DC偏置电流相同，即gmp1＝gmp2＝gmp，gmn3＝gmn4＝gmn， 因此，等效到输入端的噪声电压为：
比较公式(2)和公式(3)，在相同的DC偏置电流的情况下，具有该另外的一对输入NMOS晶体管NM3和NM4的TIA 300的结构，可以降低等效输入热噪声电压。因此，TIA 300可以对RXFE产生降低的噪声电压，因此可以降低 RXFE的总噪声水平。
图4是示出通过使用包括第一级(例如输入级)和第二级(例如输出驱动级)的TIA(例如，图2所示的TIA 200，或者图3所示的TIA 300)进行低噪声放大的方法400的流程图。在一个实施例中，在框402中，通过TIA的第一级中的一对差分电压输入节点Vinp和Vinn接收差分输入电压(例如，从外部)作为输入信号；在框404中，通过该TIA的第一级和第二级两者来放大该差分输入电压以产生放大后的差分输出电压；以及在框406中，将该放大后的差分输出电压输出到该TIA的第二级中的一对差分输出节点Voutp和Voutn，以获得如前述的具有降低的噪声水平的放大信号。
各种实施例的特征和方面可以被结合到其他实施例中，并且可以在没有示出或描述的所有特征或方面的情况下实现本说明书中示出的实施例。
本领域的技术人员将理解，尽管出于说明的目的已经描述了系统和方法的特定示例和实施例，但是可以在不脱离本申请的精神和范围的情况下进行各种修改。而且，一个实施例的特征可以被合并到其他实施例中，即使那些特征在本说明书内的单个实施例中没有一起描述。因此，本申请由所附权利要求书描述。

Claims (20)

1.一种跨阻放大器(TIA)(200)，包括：
输入级(IS)，其包括：
第一和第二输入PMOS晶体管(PM1,PM2)；
第一和第二负载NMOS晶体管(NM1,NM2)，其中，所述第一输入
PMOS晶体管的漏极与所述第一负载NMOS晶体管的漏极电连接，所述第二输入PMOS晶体管的漏极与所述第二负载NMOS晶体管的漏极电连接；和
分别电连接到所述第一输入PMOS晶体管的栅极和第二输入PMOS晶体管的栅极的第一和第二差分电压输入节点(Vinp,Vinn)；以及
输出驱动级(ODS)，其包括：
第一和第二输出电路(OC1,OC2)，所述第一和第二输出电路中的每个包括：
并联电连接的第一对PMOS和NMOS晶体管(MP3,MN3)；
串联电连接的第二对PMOS和NMOS晶体管(MP5,MNp)；
串联电连接的一对电容器(C1,C3)；和
电连接到所述第二对PMOS和NMOS晶体管中的NMOS晶体管(NMp)的漏极的差分输出节点(Voutp)。
2.根据权利要求1所述的跨阻放大器，其特征在于，所述第一对PMOS和NMOS晶体管、所述第二对PMOS和NMOS晶体管以及所述一对电容器在所述输出驱动级并联电连接。
3.根据权利要求2所述的跨阻放大器，其特征在于，所述输出驱动级的所述第二对PMOS和NMOS晶体管中的NMOS晶体管(NMp)的栅极电连接到所述输入级的第一或第二输入PMOS晶体管(PM1,PM2)的漏极。
4.根据权利要求2所述的跨阻放大器，其特征在于，所述输出驱动级的所述第一对PMOS和NMOS晶体管中的PMOS晶体管(MP3)的漏极和NMOS晶体管(MN3)的源极共同电连接到所述输入级的第一或第二输入PMOS晶体管(PM1,PM2)的漏极。
5.根据权利要求2所述的跨阻放大器，其特征在于，所述第一对PMOS和NMOS晶体管中的PMOS晶体管(PM3)的源极和NMOS晶体管(NM3)的漏极共同电连接到所述输出驱动级的第二对PMOS和NMOS晶体管中的NMOS晶体管(PM5)的栅极。
6.根据权利要求2所述的跨阻放大器，其特征在于，所述第一和第二输出电路中的每一个包括电连接在第一和第二公共点(F1,G1)之间的电阻器(R1)，所述第一公共点电连接在所述一对电容器(C1,C3)之间，以及所述第二公共点电连接在所述第二对PMOS和NMOS晶体管(MP5,NMp)之间。
7.根据权利要求1所述的跨阻放大器，其特征在于，输入DC偏置电流被提供给所述输入级的所述第一和第二输入PMOS晶体管。
8.根据权利要求1的跨阻放大器，其特征在于，输出DC偏置电流被提供给所述输出驱动级的所述第一和第二输出电路中的每一个中的所述第一对PMOS和NMOS晶体管(MP3,MN3)。
9.根据权利要求1的跨阻放大器，其特征在于，所述输出驱动级的所述第二对PMOS和NMOS晶体管中的NMOS晶体管(NMp)的源极接地。
10.一种跨阻放大器(TIA)(300)，包括：
输入级，其包括第一和第二输入PMOS晶体管(PM1,PM2)、第一和第二负载NMOS晶体管(NM1,NM2)以及第一和第二差分电压输入节点(Vinp,Vinn)；和
输出驱动级，其包括第一和第二输出电路(OC1,OC2)，每个输出电路包括：
并联电连接的第一对PMOS和NMOS晶体管(MP3,MN3)；
串联电连接的第二对PMOS和NMOS晶体管(MP5,MNp)；
串联电连接的一对电容器(C1,C3)；
电连接至所述第二对PMOS和NMOS晶体管中的NMOS晶体管(MNp)的漏极的差分输出节点(Voutp)；和
第三PMOS晶体管(MP7)，其将所述第二对PMOS和NMOS晶体管中的NMOS晶体管的栅极电连接到所述输入级的第一或第二输入PMOS晶体管(PM1,PM2)的漏极。
11.根据权利要求10所述的跨阻放大器，其特征在于，所述第一对PMOS和NMOS晶体管、所述第二对PMOS和NMOS晶体管以及所述一对电容器在所述输出驱动级并联电连接。
12.根据权利要求10所述的跨阻放大器，其特征在于，所述第三PMOS晶体管(PM7)的源极电连接所述输出驱动级中的第一或第二输入PMOS晶体管(PM1)的漏极，其中所述第三PMOS晶体管(MP7)的漏极电连接所述输出驱动级中的所述第二对PMOS和NMOS晶体管中的NMOS晶体管(MNp)的栅极。
13.根据权利要求10所述的跨阻放大器，其特征在于，所述输出驱动级的所述第一和第二输出电路中的每一个包括串联电连接在第一和第二公共点(B1,G1)的电阻器(R1)和第三电容器(C5)，所述第一公共点(B1)电连接在所述输出驱动级的所述一对电容器(C1,C3)之间并电连接到所述输入级的第一或第二输入PMOS晶体管(PM1)的漏极，以及所述第二公共点(G1)电连接到所述差分输出节点(Voutp)。
14.根据权利要求10所述的跨阻放大器，其特征在于，所述第一输入PMOS晶体管(PM1)的栅极和所述第一负载NMOS晶体管(NM1)的栅极共同电连接至所述输入级中的所述第一差分电压输入节点(Vinp)，其中所述第二输入PMOS晶体管(PM2)的栅极和所述第二负载NMOS晶体管(NM2)的栅极共同电连接到所述输入级的所述第二差分电压输入节点(Vinn)。
15.根据权利要求10所述的跨阻放大器，其特征在于，输入DC偏置电流被提供给所述输入级的所述第一和第二输入PMOS晶体管。
16.根据权利要求15所述的跨阻放大器，其特征在于，所述输入DC偏置电流被提供给所述输入级的所述第一输入PMOS晶体管的源极和第二输入PMOS晶体管的源极。
17.根据权利要求10所述的跨阻放大器，其特征在于，输出DC偏置电流被提供给所述输出驱动级的所述第一和第二输出电路中的每一个的所述第一对PMOS和NMOS晶体管(MP3,MN3)。
18.根据权利要求17所述的跨阻放大器，其特征在于，所述输出DC偏置电流被提供给共同电连接的所述第一对PMOS和NMOS晶体管中的所述PMOS晶体管(MP3)的源极和所述NMOS晶体管(MN3)的漏极。
19.根据权利要求10所述的跨阻放大器，其特征在于，所述输出驱动级的所述第一对PMOS和NMOS晶体管中的PMOS晶体管(MP3)的漏极和NMOS晶体管(MN3)的源极共同电连接到所述输出驱动级中的所述第二对PMOS和NMOS晶体管中的NOMS晶体管(MNp)的栅极。
20.一种放大电压信号的方法(400)，包括：
通过跨阻放大器(TIA)的第一和第二差分电压输入节点接收差分输入电压，所述TIA包括：
输入级，其包括：第一和第二输入PMOS晶体管；第一和第二负载
NMOS晶体管，其中，所述第一输入PMOS晶体管的漏极与所述第一负载NMOS晶体管的漏极电连接，所述第二输入PMOS晶体管的漏极与所述第二负载NMOS晶体管的漏极电连接；和分别电连接到所述第一输入PMOS晶体管的栅极和第二输入PMOS晶体管的栅极的第一和第二差分电压输入节点；以及
输出驱动级，其包括第一和第二输出电路，每个输出电路包括：并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；以及电连接所述第二对PMOS和NMOS晶体管中的NMOS晶体管的漏极的差分输出节点；
通过所述输入级和所述输出驱动级放大所述差分输入电压以产生放大后的差分输出电压；以及
将所述放大后的差分输出电压输出到所述第一和第二差分输出节点。
CN202210352454.XA 2022-04-04 2022-04-04 低噪声跨阻放大器 Pending CN116938156A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210352454.XA CN116938156A (zh) 2022-04-04 2022-04-04 低噪声跨阻放大器
US17/662,194 US11996807B2 (en) 2022-04-04 2022-05-05 Low noise trans-impedance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210352454.XA CN116938156A (zh) 2022-04-04 2022-04-04 低噪声跨阻放大器

Publications (1)

Publication Number Publication Date
CN116938156A true CN116938156A (zh) 2023-10-24

Family

ID=88192437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210352454.XA Pending CN116938156A (zh) 2022-04-04 2022-04-04 低噪声跨阻放大器

Country Status (2)

Country Link
US (1) US11996807B2 (zh)
CN (1) CN116938156A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462002A (en) 1982-05-24 1984-07-24 Rca Corporation Trimming circuits for precision amplifier
US4988954A (en) 1989-04-28 1991-01-29 Crystal Semiconductor Corporation Low power output stage circuitry in an amplifier
DE10309877A1 (de) * 2003-03-06 2004-09-16 Infineon Technologies Ag Transimpedanzverstärker mit hoher Verstärkungsbandbreite zum Konvertieren eines DAC-Ausgangsstroms
US8248161B2 (en) 2006-08-11 2012-08-21 Motorola Solutions, Inc. Wide-band low-noise CMOS amplifier
WO2008039503A2 (en) 2006-09-26 2008-04-03 Farbod Aram Broadband low noise amplifier
EP2512030A1 (en) 2011-04-12 2012-10-17 Nxp B.V. Differential output stage
US9979350B2 (en) * 2014-11-17 2018-05-22 Mediatek Inc. Operational amplifier based circuit with compensation circuit block used for stability compensation
US11139787B2 (en) 2019-12-12 2021-10-05 Sicoya Gmbh Electrical amplifier

Also Published As

Publication number Publication date
US20230318535A1 (en) 2023-10-05
US11996807B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
JP5175389B2 (ja) 改善された線形化を有するアンプ
US9236841B2 (en) Current-feedback operational amplifier
US7786803B2 (en) Operational transconductance amplifier (OTA)
US7292098B2 (en) Operational amplifier
US8829991B2 (en) DC offset tracking circuit
US20050140445A1 (en) Operational transconductance amplifier with DC offset elimination and low mismatch
US20100182080A1 (en) Dc-offset cancelled programmable gain array for low-voltage wireless lan system and method using the same
KR20160005431A (ko) 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기
US9966912B2 (en) Amplifier circuit and amplifier arrangement
US7414473B1 (en) Class AB folded-cascode amplifier having cascode compensation
CN112491366A (zh) 适用于噪声抑制的放大器
US20080106334A1 (en) Low-voltage operational amplifier and operational amplifying method
CN112468104A (zh) 一种运算放大器
KR100804546B1 (ko) 선형성을 개선한 차동 증폭회로
US7449951B2 (en) Low voltage operational amplifier
CN116938156A (zh) 低噪声跨阻放大器
JP7001468B2 (ja) オペアンプ
CN114499416A (zh) 运算放大器电路及芯片
US11689168B1 (en) Low noise trans-impedance amplifier
JP2007505585A (ja) トランスコンダクタ回路における改良およびトランスコンダクタ回路に関連する改良
JP6230903B2 (ja) 低雑音増幅器
CN114077272B (zh) 一种射频功率整流器电路
US11664774B2 (en) Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method
CN109167583B (zh) 跨导放大器
US7095279B2 (en) AC differential amplifier with reduced low corner frequency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination