CN116938170A - 低噪声跨阻放大器 - Google Patents

低噪声跨阻放大器 Download PDF

Info

Publication number
CN116938170A
CN116938170A CN202210352453.5A CN202210352453A CN116938170A CN 116938170 A CN116938170 A CN 116938170A CN 202210352453 A CN202210352453 A CN 202210352453A CN 116938170 A CN116938170 A CN 116938170A
Authority
CN
China
Prior art keywords
input
pair
electrically connected
pmos
nmos transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210352453.5A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN202210352453.5A priority Critical patent/CN116938170A/zh
Priority to US17/662,200 priority patent/US11689168B1/en
Publication of CN116938170A publication Critical patent/CN116938170A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Abstract

一种跨阻放大器(TIA)可以包括输入级和输出驱动级。输入级可以包括一对输入PMOS晶体管、一对输入NMOS晶体管和一对差分电压输入节点。输出驱动级可以包括一对输出电路，每个输出电路可以包括并联电连接的第一对PMOS和NMOS晶体管、串联电连接的第二对PMOS和NMOS晶体管、串联电连接的一对电容器、差分输出节点、第三PMOS晶体管、交叉耦合在输出驱动级的所述一对输出电路之间的第四对NMOS晶体管。该结构可以获取降低的TIA的噪声水平和降低的峰值瞬态电流水平。

Description

低噪声跨阻放大器
技术领域
本发明涉及一种跨阻放大器(TIA)，尤其涉及一种低噪声TIA。
背景技术
IIA广泛用于电子设备，例如光电接收机和运算放大器。通常，光电接收机的接收机前端(RXFE)可以包括例如低噪声放大器(LNA)、混频器和TIA，并且由TIA引起的噪声可能会极大地影响接收机的性能。因此，一种具有降低噪声和峰值瞬态电流的新型TIA成为迫切需求。
发明内容
根据一个实施例，一种跨阻放大器(TIA)包括：输入级，其包括第一和第二输入PMOS晶体管、第一和第二输入NMOS晶体管、以及第一和第二差分电压输入节点；和输出驱动级，其包括第一和第二输出电路，每个输出电路包括：并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；电连接到所述第二对PMOS和NMOS晶体管的NMOS晶体管的漏极的差分输出节点；将所述第二对PMOS晶体管和NMOS晶体管的NMOS晶体管的栅极电连接到所述输入级的所述第一输入PMOS晶体管或所述第二输入PMOS晶体管的漏极的第三PMOS晶体管；交叉耦合在所述输出驱动级的第一和第二输出电路之间的第四对NMOS晶体管。
根据一个实施例，一种放大电压信号的方法包括：用跨阻放大器(TIA)的第一和第二差分电压输入节点接收差分输入电压，其中所述TIA包括包括第一和第二输入PMOS晶体管的输入级、第一和第二输入NMOS晶体管，其中所述第一输入PMOS晶体管的漏极与所述第一输入NMOS晶体管的漏极电连接，所述第二输入PMOS晶体管的漏极与所述第二输入NMOS晶体管的漏极电连接；以及分别电连接至所述第一和第二输入PMOS晶体管的栅极的第一和第二差分电压输入节点；和输出驱动级，其包括第一和第二输出电路，每个输出电路包括并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；电连接到所述第二对PMOS和NMOS晶体管的NMOS晶体管的漏极的差分输出节点；将所述第二对PMOS和NMOS晶体管中的NMOS晶体管的栅极电连接到所述输入级的第一或第二输入PMOS晶体管的漏极的第三PMOS晶体管；以及交叉耦合在输入级和输出驱动级之间的第四对NMOS晶体管；通过输入级和输出驱动级放大差分输入电压以产生放大的差分输出电压；以及将放大的差分输出电压输出到第一差分输出节点和第二差分输出节点。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例，其中除非另有说明，否则相同的附图标记在各个视图中指代相同的部分。
图1是示出根据一个实施例的包括TIA的RXFE的示意图。
图2是示出根据一个实施例的TIA的电路图。
图3是示出根据一个实施例的由TIA生成的波形的仿真波形图。
图4是示出了低噪声放大的方法的流程图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼要并避免不必要地模糊相关描述。
即使在下面给出的描述中使用的术语与本申请的某些特定示例的详细描述一起使用，应以其最广泛的合理方式解释。以下甚至可以强调某些术语，然而，任何旨在以任何受限制的方式解释的术语将在本具体描述部分中明确且具体地定义。在下文中，“PM”或“MP”可以表示PMOS晶体管，“NM”或“MN”可以表示NMOS晶体管。
在不失一般性的情况下，将以TIA和包括TIA的RXFE为例来参考说明性实施例。本领域普通技术人员理解，这仅仅是为了清楚和充分地描述本申请，而不是限制由所附权利要求限定的本申请的范围。
图1是示出根据本申请的一个实施例的接收器的RXFE 100的示意图。如图1所示，接收器(例如，未示出的光电接收器)的RXFE 100包括全部串联连接的LNA 1、混频器2(例如，无源混频器)和TIA 3。RXFE 100还包括并联电连接到TIA 3的反馈电阻器Rf。在一些实施例中，天线4电连接到RXFE 100的LNA 1。Rs表示连接线上的寄生等效电阻。
LNA 1通常在高频(HF)下工作，而TIA 3通常在中频(MF)或低频(LF)下工作。例如，LNA 1的工作频率高于TIA 3。例如，LNA 1接收HF电压信号VnLNA并向混频器2输出HF电流信号，该信号因此被混频器2变换为MF或LF电流信号ILNA输出到TIA 3。之后，TIA 3将电流信号ILNA转换成MF或LF电压信号Vout(例如，Vout＝ILNA*Rf)并输出电压信号Vout到后面的电路(例如滤波器)进行进一步的操作。
接收器的RXFE 100的总噪声水平主要由LNA 1和TIA 3两者确定，例如，在混频器2是无源的情况下。因此，RXFE 100的总噪声水平可以通过降低由TIA 3引起的噪声而被抑制。
参照如下所示的公式(1)，Ftotal表示RXFE 100的总噪声因子，VnLNA表示LNA 1的输入电压，VnTIA表示TIA 3的输入电压，AVLNA表示LNA 1的开环增益，Rs表示连接线上的寄生等效电阻。Rs可能会导致热噪声，这可能会极大地影响RXFE 100的噪声水平，并且可以通过等效噪声电压VnRs来模拟。例如，VnRs＝4kTRs，这里k是玻尔兹曼常数，T是开尔文温度。
通常，在接收器中可能会使用几个运算放大器，并且可能会在很大程度上导致累积电流变化，这可能会在转换过程中导致系统不稳定甚至冲击。
图2是示出根据另一个实施例的TIA 200的电路图。TIA 200包括第一级(例如，输入级，“IS”)和第二级(例如，输出驱动级，“ODS”)。TIA 200的第一级包括一对差分输入PMOS晶体管PM1和PM2，一对差分输入NMOS晶体管NM1和NM2，以及一对差分电压输入节点Vinp和Vinn以接收差分输入电压(例如，从另一个电路)。
在一些实施例中，Vinp节点电连接到PM1和NM1两者的栅极，因此可以提供输入电压Vinp到PM1和NM1两者的栅极。Vinn节点电连接到PM2和NM2两者的栅极，因此可以提供输入电压Vinn到PM2和NM2两者的栅极。
在一些实施例中，第一级(IS)中的一对PM1和PM2两者的源极电连接到公共点S，并且可以接收DC偏置电流Id1以确保第一级在合适的电流工作条件下工作。在一些实施例中，所述第一级的一对NM1和NM2两者的源极电连接到公共点T，其可以是接地的。
在一些实施例中，PM1和NM1两者的漏极电连接到公共点D，并且PM2和NM2两者的漏极电连接到公共点E。因此，第一级中的一对PM1和PM2以及一对NM1和NM2可以确定TIA 200的第一级的总增益。
如图2所示，TIA 200的第二级(ODS)包括一对分别包括差分输出节点Voutp和Voutn的第一输出电路(ODS1)和第二输出电路(ODS2)，以将放大的差分电压输出到另一个电路。第二级的ODS1和ODS2都可以接收DC偏置电流Iclamp，这可以确保第二级在合适的电流工作条件下工作。
ODS1可以包括一对MP3和NM3。MN3的漏极和MP3的源极电连接到一个公共点F，并且可以接收DC偏置Iclamp。MN3的源极和MP3的漏极电连接到一个公共点H。
ODS1还可以包括在公共点F和H之间串联电连接的一对电容器C1和C3。
ODS1还可以包括一对MP5和MNp。MP5的栅极电连接到公共点F，MP5和MNp两者的漏极电连接到公共点Q，并且MNp的栅极电连接到公共点H。
ODS1还可以包括串联电连接在公共点Q和D之间的电阻器R1和电容器C5，D电连接在电容器C1和C3之间。R1、C1、C3和C5可以向ODS1的正输出节点Voutp提供米勒补偿。
ODS1还可以包括电连接在公共点H和D之间的MP7。MP7的源极电连接到公共点D，MP7的漏极电连接到公共点H。
ODS1和ODS2具有相似的结构。在一些实施例中，ODS2可以包括一对MP4和NM4。MN4的漏极和MP4的源极电连接到公共点A，并且可以接收DC偏置Iclamp。MN4的源极和MP4的漏极电连接到公共点C。
ODS2还可以包括一对电容器C2和C4，它们串联电连接在公共点A和C之间。
ODS2还可以包括一对MP6和MNn。Mp6的栅极电连接到公共点A，MP6和MNn两者的漏极电连接到公共点P，MNn的栅极电连接到公共点C。
ODS2还可以包括串联电连接在公共点P和E之间的电阻器R2和电容器C6，E电连接在电容器C2和C4之间。R2、C2、C4和C6可以向ODS1的负输出节点Voutn提供米勒补偿。
ODS2还可以包括电连接在公共点C和E之间的MP8。MP8的源极电连接到公共点E，MP8的漏极电连接到公共点C。
如图2所示，第二级的一对ODS1和ODS2都可以接收DC偏置电流Iclamp，以确保第二级在合适的电流工作条件下工作。第二级的ODS1和ODS2可以进一步放大已经被第一级放大的信号(例如，差分电压信号)，并且可以将进一步放大的信号输出到差分输出节点对Voutp和Voutn，为了输出到后面的电路(如滤波器)。
在图2中，Id1表示提供给第一级的偏置电流，并且In1、In2、In3和In4分别表示通过输入晶体管PM1、PM2、NM3和NM4的热噪声电流，如下所示：
参考如下所示公式(2)，输入晶体管PM1、PM2、NM3和NM4上的DC偏置电流相同，即gmp1＝gmp2＝gmp,gmn3＝gmn4＝gmn, 因此，等效于输入端的噪声电压为：
具有一对输入NMOS晶体管NM3和NM4的TIA 200的结构可以降低相同DC偏置电流下的等效输入热噪声电压。因此，TIA 200可导致RXFE的噪声电压降低，从而可降低RXFE的总噪声水平。
在一些实施例中，TIA 200另外包括一对NMOS晶体管MN7和MN8，它们在输入级和输出级之间电交叉连接。
MN7电连接在公共点D和F之间，MN7的源极电连接至公共点D，MN7的漏极电连接至公共点F，MN7的栅极电连接至公共点E。
MN8电连接在公共点E和A之间，MN8的源极电连接至公共点E，MN8的漏极电连接至公共点A，MN8的栅极电连接至公共点D。
参考图2的ODS2侧，例如，在不同的工作条件下，MN8和MP8可以轮流导通(处于导通状态)，以便提供可变的充电和放电电流，这是可调节的。
当差分信号输入Vinn和Vinp分别为高电平和低电平时，MN8的栅极电压VD为高电平，MN8导通；MP8的源极电压VE为低电平，MP8关闭。此时，电流Iinn的一部分将流向MN4，电流Iinn的另一部分I1将流向MN8。
当Vinn开始从高电平降为低电平(Vinp开始从低电平升高到高电平)，电流Iinn的剧烈变化会导致C2通过MN8路径充电，然后会导致VA快速上升，而MP8路径仍然关闭。这样，电流Iinn的变化不会直接影响C4的充电，而VC正常上升而不是迅速上升。
当Vinn继续降低，Iinn的变化会慢下来，VC会上升，VD会降低，VE会上升，这样MN8就会关闭，MP8就会导通，变化的Iinn将开始给C4充电。Iinn的缓慢变化不会极大地影响C4上的充电，可能只会使VC稍高，而VC总是小于VA。因此，NMOS和PMOS管之间的输出路径将不会处于完全导通状态(或完全导通状态)，因此不会出现大电流。
当差分信号输入Vinn和Vinp分别为低电平和高电平时，MN8的栅极电压VD为低电平，MN8关闭；MP8的源极电压为高电平，MP8导通。此时，电流Iinn的一部分将流向MN4，电流Iinn的另一部分I1将流向MP8。
当Vinn开始由低电平变为高电平时(Vinp开始由高电平变为低电平)，电流Iinn的剧烈变化会导致C4通过MP8路径放电，进而导致VC迅速下降，而MN8路径仍然关闭。这样，电流Iinn的变化不会直接影响C2的充电，VA正常下降而不是快速下降。这保证了Vinn从低电平到高电平的整个过程中，VC始终小于VA。因此，NMOS和PMOS管之间的输出路径将不会处于完全导通状态(或完全导通状态)，因此不会出现大电流。
图3是示出根据一个实施例的TIA 200生成的波形图。从图3中可以看出，VC总是比VA小，这确保TIA 200的输出支路的NMOS和PMOS管之间不会存在“完全导通”(或完全导通状态)。Ioutn的最小和最大电流分别为14uA和96uA，而运算放大器的最大和最小电流分别为74uA和226uA，从而有效地减少了由电流变化引起的系统的不稳定性和振荡。以这种方式，该结构可以导致TIA的噪声水平降低和峰值瞬态电流水平降低。
图4是示出通过使用TIA(例如，如图2所示的TIA 200)进行低噪声放大的方法400的流程图，该TIA包括第一级(例如，输入级)和第二级(例如，输出驱动级)。在一个实施例中，在框402中，通过TIA的第一级中的一对差分电压输入节点Vinp和Vinn接收差分输入电压(例如，来自外部)作为输入信号，在框404中，通过TIA的第一级和第二级两者放大差分输入电压以产生放大的差分输出电压，并且在框406中，将放大的差分输出电压输出到TIA的第二级中的一对差分输出节点Voutp和Voutn，以获得如上所述的具有降低的噪声水平和降低的峰值瞬态电流水平的放大信号。
各种实施例的特征和方面可以集成到其他实施例中，并且可以在没有示出或描述所有特征或方面的情况下实现本文档中示出的实施例。
本领域技术人员将理解，尽管出于说明的目的描述了系统和方法的特定示例和实施例，但是在不脱离本申请的精神和范围的情况下可以进行各种修改。此外，一个实施例的特征可以结合到其他实施例中，即使在本说明书中的单个实施例中，这些特征没有一起描述。因此，本申请由所附权利要求描述。

Claims (16)

1.一种跨阻放大器(TIA)(200)，其特征在于，包括：
输入级，所述输入级包括第一和第二输入PMOS晶体管(PM1，PM2)、第一和第二输入NMOS晶体管(NM1，NM2)、以及第一和第二差分电压输入节点(Vinp,Vinn)；以及
输出驱动级，所述输出驱动级包括第一和第二输出电路(ODS1，ODS2)，每个输出电路包括：
并联电连接的第一对PMOS和NMOS晶体管(MP3，MN3)；
串联电连接的第二对PMOS和NMOS晶体管(MP5，MNp)；
串联电连接的一对电容器(C1、C3)；
差分输出节点(Voutp)，所述差分输出节点电连接到所述第二对PMOS和NMOS晶体管的NMOS晶体管(MNp)的漏极；
第三PMOS晶体管(MP7)，所述第三PMOS晶体管将所述第二对PMOS和NMOS晶体管的NMOS晶体管的栅极电连接到所述输入级的所述第一或所述第二输入PMOS晶体管(PM1，PM2)的漏极；以及
第四对NMOS晶体管(MN7，MN8)，所述第四对NMOS晶体管交叉耦合在所述输出驱动级的第一和第二输出电路(ODS1，ODS2)之间。
2.根据权利要求1所述的跨阻放大器，其特征在于，所述第四对NMOS晶体管中的第一NMOS晶体管(MN7)与所述第一输出电路(ODS1)中的所述一对电容器(C1，C3)的第一电容器(C1)并联电连接，并且其中，所述第四对NMOS晶体管中的第二NMOS晶体管(MN8)与所述第二输出电路(ODS2)中的所述一对电容器(C2、C4)的第一电容器(C2)并联电连接。
3.根据权利要求2所述的跨阻放大器，其特征在于，所述第四对NMOS晶体管中的所述第一NMOS晶体管(MN7)的栅极电连接到所述第四对NMOS晶体管中的所述第二NMOS晶体管(MN8)的源极。
4.根据权利要求2所述的跨阻放大器，其特征在于，所述第四对NMOS晶体管中的所述第二NMOS晶体管(MN8)的栅极电连接到所述第四对NMOS晶体管中的所述第一NMOS晶体管(MN7)的源极。
5.根据权利要求1所述的跨阻放大器，其特征在于，所述第一对PMOS和NMOS晶体管、所述第二对PMOS和NMOS晶体管以及所述一对电容器在所述输出驱动级中并联电连接。
6.根据权利要求1所述的跨阻放大器，其特征在于，所述第三PMOS晶体管(PM7)的源极与所述输出驱动级中的所述第一输入PMOS晶体管或所述第二输入PMOS晶体管(PM1)的漏极电连接。
7.根据权利要求1所述的跨阻放大器，其特征在于，所述第三PMOS晶体管(MP7)的漏极与所述输出驱动级中的所述第二对PMOS晶体管的所述NMOS晶体管(MNp)的栅极电连接。
8.根据权利要求1所述的跨阻放大器，其特征在于，所述输出驱动级中的所述第一输出电路和所述第二输出电路中的每一个包括串联且在第一与第二公共点(D，Q)之间电连接的电阻器(R1)和第三电容器(C5)，所述第一公共点(D)电连接在所述输出驱动级的所述一对电容器(C1，C3)之间，并且电连接至所述输入级的所述第一或第二输入PMOS晶体管(PM1)的漏极，所述第二公共点(Q)电连接到所述差分输出节点(Voutp)。
9.根据权利要求1所述的跨阻放大器，其特征在于，所述第一输入PMOS晶体管(PM1)和所述第一输入NMOS晶体管(NM1)两者的栅极共同电连接到所述输入级中的所述第一差分电压输入节点(Vinp)。
10.根据权利要求1所述的跨阻放大器，其特征在于，所述第二输入PMOS晶体管(PM2)和所述第二输入NMOS晶体管(NM2)两者的栅极共同电连接到所述输入级中的所述第二差分电压输入节点(Vinn)。
11.根据权利要求1所述的跨阻放大器，其特征在于，输入DC偏置电流(Id1)被提供给所述输入级的所述第一和第二输入PMOS晶体管。
12.根据权利要求10所述的跨阻放大器，其特征在于，所述输入DC偏置电流被提供给所述输入级的所述第一输入PMOS晶体管和所述第二输入PMOS晶体管两者的源极。
13.根据权利要求1所述的跨阻放大器，其特征在于，输出DC偏置电流(Iclamp)被提供给所述输出驱动级中的所述第一和第二输出电路中的每一个的所述第一对PMOS和NMOS晶体管(MP3，MN3)。
14.根据权利要求13所述的跨阻放大器，其特征在于，所述输出DC偏置电流被提供给共同电连接的所述第一对PMOS和NMOS晶体管的所述PMOS晶体管(MP3)的源极和所述NMOS晶体管(MN3)的漏极。
15.根据权利要求1所述的跨阻放大器，其特征在于，所述输出驱动级中的所述第一对PMOS和NMOS晶体管的所述PMOS晶体管(MP3)的漏极和所述NMOS晶体管(MN3)的源极共同电连接到所述输出驱动级中的所述第二对PMOS和NMOS晶体管的所述NOMS晶体管(MNp)的栅极。
16.一种放大电压信号的方法(400)，其特征在于，包括：
用跨阻放大器(TIA)的第一和第二差分电压输入节点接收差分输入电压，所述TIA包括：
输入级，所述输入级包括第一和第二输入PMOS晶体管；第一和第二输入NMOS晶体管，其中所述第一输入PMOS晶体管的漏极与所述第一输入NMOS晶体管的漏极电连接，所述第二输入PMOS晶体管的漏极与所述第二输入NMOS晶体管的漏极电连接；以及分别电连接到所述第一输入PMOS晶体管和所述第二输入PMOS晶体管的栅极的第一和第二差分电压输入节点；以及
输出驱动级，所述输出驱动级包括第一和第二输出电路，每个输出电路包括：并联电连接的第一对PMOS和NMOS晶体管；串联电连接的第二对PMOS和NMOS晶体管；串联电连接的一对电容器；差分输出节点，所述差分输出节点电连接到所述第二对PMOS和NMOS晶体管的NMOS晶体管的漏极；第三PMOS晶体管(MP7)，所述第三PMOS晶体管将所述第二对PMOS和NMOS晶体管中的NMOS晶体管的栅极电连接到所述输入级的第一或第二输入PMOS晶体管(PM1，PM2)的漏极；以及第四对NMOS晶体管(MN7，MN8)，所述第四对NMOS晶体管交叉耦合在所述输入级和所述输出驱动级之间；
通过所述输入级和所述输出驱动级放大所述差分输入电压，以产生放大的差分输出电压；和
将所述放大的差分输出电压输出到所述差分输出节点。
CN202210352453.5A 2022-04-04 2022-04-04 低噪声跨阻放大器 Pending CN116938170A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210352453.5A CN116938170A (zh) 2022-04-04 2022-04-04 低噪声跨阻放大器
US17/662,200 US11689168B1 (en) 2022-04-04 2022-05-05 Low noise trans-impedance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210352453.5A CN116938170A (zh) 2022-04-04 2022-04-04 低噪声跨阻放大器

Publications (1)

Publication Number Publication Date
CN116938170A true CN116938170A (zh) 2023-10-24

Family

ID=86899025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210352453.5A Pending CN116938170A (zh) 2022-04-04 2022-04-04 低噪声跨阻放大器

Country Status (2)

Country Link
US (1) US11689168B1 (zh)
CN (1) CN116938170A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462002A (en) * 1982-05-24 1984-07-24 Rca Corporation Trimming circuits for precision amplifier
US4988954A (en) * 1989-04-28 1991-01-29 Crystal Semiconductor Corporation Low power output stage circuitry in an amplifier
US8248161B2 (en) * 2006-08-11 2012-08-21 Motorola Solutions, Inc. Wide-band low-noise CMOS amplifier
TW200836473A (en) * 2006-09-26 2008-09-01 Farbod Aram Broadband low noise amplifier
EP2512030A1 (en) * 2011-04-12 2012-10-17 Nxp B.V. Differential output stage
US11139787B2 (en) * 2019-12-12 2021-10-05 Sicoya Gmbh Electrical amplifier

Also Published As

Publication number Publication date
US11689168B1 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US8120424B2 (en) Class AB output stages and amplifiers including class AB output stages
KR100588339B1 (ko) 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로
US7292098B2 (en) Operational amplifier
US20060267685A1 (en) Fast settling, low noise, low offset operational amplifier and method
US20060220741A1 (en) CMOS class AB folded cascode operational amplifier for high-speed applications
JP2002542703A (ja) シングルエンド信号から差信号への変換装置および変換方法
US7471148B2 (en) Differential low noise amplifier (LNA) with common mode feedback and gain control
US10574221B2 (en) Comparator, integrated circuit, and method
US7528659B2 (en) Fully differential amplification device
US9571052B1 (en) Transconductance (gm) boosting transistor arrangement
CN116938170A (zh) 低噪声跨阻放大器
US7929241B1 (en) Signal conversion system and method
US20230092750A1 (en) Reception circuit for optical communication
CN112468104A (zh) 一种运算放大器
US7791414B1 (en) Low voltage current feedback amplifier with near rail to rail input common mode voltage range
CN114584089A (zh) 一种差分运算放大器及芯片
US20230318535A1 (en) Low noise trans-impedance amplifier
US20210091738A1 (en) Input circuit with wide range input voltage compatibility
US10061333B1 (en) Radio frequency voltage-to-current converting circuit and method
JP2007505585A (ja) トランスコンダクタ回路における改良およびトランスコンダクタ回路に関連する改良
CN115328252B (zh) 运放电路及ldo电路
CN114077272B (zh) 一种射频功率整流器电路
US11929719B2 (en) Super source follower
CN217388659U (zh) 差分运算放大器及芯片
US20230283235A1 (en) Switched resistor for switched driver stage feedback loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination