JPS6080304A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS6080304A JPS6080304A JP58188741A JP18874183A JPS6080304A JP S6080304 A JPS6080304 A JP S6080304A JP 58188741 A JP58188741 A JP 58188741A JP 18874183 A JP18874183 A JP 18874183A JP S6080304 A JPS6080304 A JP S6080304A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- output
- amplifier
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特に、差動増幅器の入力部
にバッファ回路を設置した増幅回路の電源遮断後の再投
入時の過渡信号の発生防止に関する。
にバッファ回路を設置した増幅回路の電源遮断後の再投
入時の過渡信号の発生防止に関する。
第１図はこの種の増幅回路を示している。信号源として
のホール素子２が発生する各差動出力は、バッファ回１
ｉ！＆ ４及び抵抗６、バッファ回路８及びコンデンサ
１０を個別に介して差動増幅器１２に入力されている。
のホール素子２が発生する各差動出力は、バッファ回１
ｉ！＆ ４及び抵抗６、バッファ回路８及びコンデンサ
１０を個別に介して差動増幅器１２に入力されている。
入力部に設置されるバッファ回路４．８は、ホール素子
２が発生する差動出力に、差動増幅器１２例の影響を及
ぼさないために設置されている。また、抵抗６は、差動
増幅器１２に入出力直流電位を等しくするためのオフセ
ン１〜防止用抵抗であり、コンデンサ１０は直流遮断用
コンデンサである。
２が発生する差動出力に、差動増幅器１２例の影響を及
ぼさないために設置されている。また、抵抗６は、差動
増幅器１２に入出力直流電位を等しくするためのオフセ
ン１〜防止用抵抗であり、コンデンサ１０は直流遮断用
コンデンサである。
差動増幅器１２は、１・゛ランラスタ１４．１６、】８
．２０．２２．２４、ダイオード２６．２８、定電流源
３０及び抵抗３２で直流全帰還増幅器を構成しており、
帰還抵抗３２と前記抵抗６とは等しい抵抗値に設定され
ている。そして、各トランジスタ２０．２４のベースに
は定電流源３ｏ及びダイオード２８により一定の直流バ
イアスが与えられ、その増幅出力は出力端子３６がら取
出すことができる。
．２０．２２．２４、ダイオード２６．２８、定電流源
３０及び抵抗３２で直流全帰還増幅器を構成しており、
帰還抵抗３２と前記抵抗６とは等しい抵抗値に設定され
ている。そして、各トランジスタ２０．２４のベースに
は定電流源３ｏ及びダイオード２８により一定の直流バ
イアスが与えられ、その増幅出力は出力端子３６がら取
出すことができる。
また、この増幅回路にはバッテリ等の電源３８が電源ス
ィッチ４０を介して与えられ、電源ラインと基準電位点
との間には、リップル等による電圧変動を抑制するコン
デンサ４２が設置されている。
ィッチ４０を介して与えられ、電源ラインと基準電位点
との間には、リップル等による電圧変動を抑制するコン
デンサ４２が設置されている。
このような増幅回路において、電源スィッチ４゜が開か
れ、電源が遮断された場合においても、コンデンサ４２
に充電電荷が残留するため、コンデンサ４２の端子電圧
がその放電によって低下していくと、トランジスタ１４
．１６がトランジスタ１８．２２及びダイオード２６に
よって飽和状態になり、各トランジスタ１４．１６のベ
ース電流ＩＢが増加し、この電圧ＩＢと抵抗６の抵抗値
Ｒ６との積で与えられる電圧降下（＝Ｒ６・Ｉｓ）が増
加するため、コンデンサ１０が充電され、その充電電荷
が維持される。
れ、電源が遮断された場合においても、コンデンサ４２
に充電電荷が残留するため、コンデンサ４２の端子電圧
がその放電によって低下していくと、トランジスタ１４
．１６がトランジスタ１８．２２及びダイオード２６に
よって飽和状態になり、各トランジスタ１４．１６のベ
ース電流ＩＢが増加し、この電圧ＩＢと抵抗６の抵抗値
Ｒ６との積で与えられる電圧降下（＝Ｒ６・Ｉｓ）が増
加するため、コンデンサ１０が充電され、その充電電荷
が維持される。
この状態において、電源スィッチ４０が再び投入される
と、その投入時、差動増幅器１２の帰還系統の電位の方
が低いため、コンデンサ１０の電荷が放電状態になり、
この直流電位の変動が出力端子３６に発生し、これは過
渡信号として発生し、誤出力の原因となる。
と、その投入時、差動増幅器１２の帰還系統の電位の方
が低いため、コンデンサ１０の電荷が放電状態になり、
この直流電位の変動が出力端子３６に発生し、これは過
渡信号として発生し、誤出力の原因となる。
この発明は、この種の増幅回路において、直流遮断用コ
ンデンサの誤充電を防ぐことにより、電源遮断、投入時
の過渡信号の発生を防止した増幅回路の提供を目的とす
る。
ンデンサの誤充電を防ぐことにより、電源遮断、投入時
の過渡信号の発生を防止した増幅回路の提供を目的とす
る。
この発明は、信号源が発生する差動出力がバッファ回路
を介して入力される差動増幅器と、電源電圧の減電圧を
検出する減電圧検出回路とを設置し、電源電圧の減電圧
時、前記減電圧検出回路の出力によって前記差動増幅器
の動作を強制的に停止させることを特徴とする。
を介して入力される差動増幅器と、電源電圧の減電圧を
検出する減電圧検出回路とを設置し、電源電圧の減電圧
時、前記減電圧検出回路の出力によって前記差動増幅器
の動作を強制的に停止させることを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第２図はこの発明の増幅回路の実施例を示し、第１図の
増幅回路と同一部分には同一符号を付しである。図にお
いて、信号源としてホール素子２が設置され、バッファ
回路４．８は、直流的に等電位のボール素子２の差動出
力をそれぞれインピーダンス変換するものであり、その
出力は直流的に等電位の差動出力となるように構成する
。
増幅回路と同一部分には同一符号を付しである。図にお
いて、信号源としてホール素子２が設置され、バッファ
回路４．８は、直流的に等電位のボール素子２の差動出
力をそれぞれインピーダンス変換するものであり、その
出力は直流的に等電位の差動出力となるように構成する
。
また、差動増幅器１２は、一方のバッファ回路４の出力
を抵抗６を介して直流的に直結して入力し、他方のバッ
ファ回路８の出力をコンデンサ１０を介して交流的に結
合していることから、直流全帰還型交流差動増幅器を構
成している。そして、抵抗６及び帰還抵抗３２は等しい
抵抗値に設定するものとする。
を抵抗６を介して直流的に直結して入力し、他方のバッ
ファ回路８の出力をコンデンサ１０を介して交流的に結
合していることから、直流全帰還型交流差動増幅器を構
成している。そして、抵抗６及び帰還抵抗３２は等しい
抵抗値に設定するものとする。
この増幅回路において、電源３８から与えられる電源電
圧の減電圧を検出する減電圧検出回路４４が設置されて
いるとともに、差動増幅器１２に動作電流を流すカレン
トミラー回路のダイオード２８の端子間に、前記減電圧
検出回路４４の出力に応動して差動増幅器１２の増幅動
作を強制的に停止させる動作停止回路としてスイッチ４
６が設置されている。
圧の減電圧を検出する減電圧検出回路４４が設置されて
いるとともに、差動増幅器１２に動作電流を流すカレン
トミラー回路のダイオード２８の端子間に、前記減電圧
検出回路４４の出力に応動して差動増幅器１２の増幅動
作を強制的に停止させる動作停止回路としてスイッチ４
６が設置されている。
減電圧検出回路４４は、差動増幅器１２に加えられる電
源電圧Ｖｃｃが電源スィッチ４０を開くことにより低下
する場合等の減電圧状態を検出し、例えば電源電圧が低
下して差動増幅器１２が直流全帰還能力を失い始める時
を検出し、その検出出力を発生する。スイッチ４６には
この減電圧検出回路４４が発生する検出出力が、スイッ
チング制御出力として加えられて閉じるようなトランジ
スタその他の電子スイッチで構成する。
源電圧Ｖｃｃが電源スィッチ４０を開くことにより低下
する場合等の減電圧状態を検出し、例えば電源電圧が低
下して差動増幅器１２が直流全帰還能力を失い始める時
を検出し、その検出出力を発生する。スイッチ４６には
この減電圧検出回路４４が発生する検出出力が、スイッ
チング制御出力として加えられて閉じるようなトランジ
スタその他の電子スイッチで構成する。
このように構成すれば、減電圧検出回路４４の電源電圧
の減電圧の検出に基づき、その減電圧時、スイッチ４６
を閉してトランジスタ１４１．１６への動作電流の供給
を遮断して差動増幅器１２の動作を強制的に停止状態に
制御し、従来のような飽和状態への移行を防止すること
ができる。この結果、電源遮断時のコンデンサ１０の誤
充電を阻止し、電源スィッチ４０の再投入による電位変
動が防止でき、過渡信号の発生を防止できる。なお、ス
イッチ４６は、差動増幅器１２が直流全帰還能力を回復
した時に開くものとする。
の減電圧の検出に基づき、その減電圧時、スイッチ４６
を閉してトランジスタ１４１．１６への動作電流の供給
を遮断して差動増幅器１２の動作を強制的に停止状態に
制御し、従来のような飽和状態への移行を防止すること
ができる。この結果、電源遮断時のコンデンサ１０の誤
充電を阻止し、電源スィッチ４０の再投入による電位変
動が防止でき、過渡信号の発生を防止できる。なお、ス
イッチ４６は、差動増幅器１２が直流全帰還能力を回復
した時に開くものとする。
第３図は前記スイッチ４０の具体的な回路構成例を示し
、第２図の増幅回路と共通部分には同一符号を付しであ
る。減電圧検出回路４４は、トランジスタ４７、抵抗４
８．５０．５２で構成され、電源スィッチ４０が開かれ
た時等の減電圧状態を検出する。また、スイッチ４６は
トランジスタ５４で構成され、そのベースには減電圧検
出回路４４のトランジスタ４７のコレクタからスイッチ
ング制御入力が与えられている。
、第２図の増幅回路と共通部分には同一符号を付しであ
る。減電圧検出回路４４は、トランジスタ４７、抵抗４
８．５０．５２で構成され、電源スィッチ４０が開かれ
た時等の減電圧状態を検出する。また、スイッチ４６は
トランジスタ５４で構成され、そのベースには減電圧検
出回路４４のトランジスタ４７のコレクタからスイッチ
ング制御入力が与えられている。
このような構成によれば、電源スィッチ４０が閉じて差
動増幅器１２に与えられる電源電圧ＶＣＣが正常値であ
る場合には、減電圧検出回路４４のトランジスタ４７は
そのベース電位がスレシュホールドレベルを越えるため
、導通状態となり、トランジスタ４７は、そのベース電
位が低下するため、不導通状態になる。このため、電源
電圧Ｖｃｃが正常値を維持している場合には、差動増幅
器１２は定常状態となる。
動増幅器１２に与えられる電源電圧ＶＣＣが正常値であ
る場合には、減電圧検出回路４４のトランジスタ４７は
そのベース電位がスレシュホールドレベルを越えるため
、導通状態となり、トランジスタ４７は、そのベース電
位が低下するため、不導通状態になる。このため、電源
電圧Ｖｃｃが正常値を維持している場合には、差動増幅
器１２は定常状態となる。
また、電源スィッチ４０が開がれ、コンデンサ４２の端
子電圧によって電源電圧が低下してトランジスタ１４．
１６が飽和状態になる時に、減電圧検出回路４４のトラ
ンジスタ４７がその減電圧を検出して不導通状態になり
、トランジスタ５４が導通状態になる回路条件を設定す
る。
子電圧によって電源電圧が低下してトランジスタ１４．
１６が飽和状態になる時に、減電圧検出回路４４のトラ
ンジスタ４７がその減電圧を検出して不導通状態になり
、トランジスタ５４が導通状態になる回路条件を設定す
る。
このようにすれば、電源の投入・遮断時の減電圧時、定
常状態における減電圧時を検出して差動増幅器１２の動
作を制御することができる。即ち、電源の遮断時、トラ
ンジスタ５４の導通状！３により、電源の遮断後トラン
ジスタ１４．１６が飽和に向かうとき、差動増幅器】２
を停止させるので、トランジスタＩ４．１Ｇの飽和によ
るコンデンサ１０の誤充電を阻止することができ、電源
の再投入時の電位変動による過渡信号の発生を防止でき
る。しかも、減電圧検出回路４４及びスイッチ４６の各
回路は、バッファ回路４．８及び差動増幅器１２ととも
に、半導体′集°積回路で共通の基板上に形成すること
ができる。
常状態における減電圧時を検出して差動増幅器１２の動
作を制御することができる。即ち、電源の遮断時、トラ
ンジスタ５４の導通状！３により、電源の遮断後トラン
ジスタ１４．１６が飽和に向かうとき、差動増幅器】２
を停止させるので、トランジスタＩ４．１Ｇの飽和によ
るコンデンサ１０の誤充電を阻止することができ、電源
の再投入時の電位変動による過渡信号の発生を防止でき
る。しかも、減電圧検出回路４４及びスイッチ４６の各
回路は、バッファ回路４．８及び差動増幅器１２ととも
に、半導体′集°積回路で共通の基板上に形成すること
ができる。
また、第４図はこの発明の増幅回路の他の実施例を示し
、第２図の増幅回路と共通部分には同一、符号を付しで
ある。この実施例の増幅回路は、トランジスタ１４．１
６の共通のエミッタとトランジスタ２０のコレクタとの
間にスイッチ４５を設置し、第２図に示すスイッチ４Ｇ
の操作とは反対に減電圧検出回Ｆ＃Ｉ４４の検出出力に
応動させて開閉するようにしたものである。このように
構成しても、電源の遮断時、差動増幅器１２の動作を停
止させ、トランジスタ１４．１６の飽和によるコンデン
サ１０の誤充電を阻止することができる。
、第２図の増幅回路と共通部分には同一、符号を付しで
ある。この実施例の増幅回路は、トランジスタ１４．１
６の共通のエミッタとトランジスタ２０のコレクタとの
間にスイッチ４５を設置し、第２図に示すスイッチ４Ｇ
の操作とは反対に減電圧検出回Ｆ＃Ｉ４４の検出出力に
応動させて開閉するようにしたものである。このように
構成しても、電源の遮断時、差動増幅器１２の動作を停
止させ、トランジスタ１４．１６の飽和によるコンデン
サ１０の誤充電を阻止することができる。
なお、各実施例では信号源としてホール素子を例にとり
、そのホール素子が発汗する差動出力を増幅する増幅回
路として構成したが、この発明の増幅回路はホール素子
以外の信号源が発生ずる差動出力を増幅する場合にも適
用して同様の効果が期待できる。
、そのホール素子が発汗する差動出力を増幅する増幅回
路として構成したが、この発明の増幅回路はホール素子
以外の信号源が発生ずる差動出力を増幅する場合にも適
用して同様の効果が期待できる。
以上説明したようにこの発明によれば、電源の遮断時、
差動増幅器の動作を停止させ、直流遮断用コンデンサの
誤充電等を阻止し、電源の再投入時の直流電位の変動を
抑制できるので、過渡信号の発生を防止できる。
差動増幅器の動作を停止させ、直流遮断用コンデンサの
誤充電等を阻止し、電源の再投入時の直流電位の変動を
抑制できるので、過渡信号の発生を防止できる。
第１図は従来の増幅回路を示す回路図、第２図はこの発
明の増幅回路の実施例を示す回路図、第３図はその具体
的な回路構成例を示す回路図、第４図はこの発明の増幅
回路の他の実施例を示す回路図である。 ２・・・信号源としてのホール素子、４．８・・・バッ
ファ回路、１２・・・差動増幅器、４４・・・減電圧検
出回路、４６・・・スイッチ。
明の増幅回路の実施例を示す回路図、第３図はその具体
的な回路構成例を示す回路図、第４図はこの発明の増幅
回路の他の実施例を示す回路図である。 ２・・・信号源としてのホール素子、４．８・・・バッ
ファ回路、１２・・・差動増幅器、４４・・・減電圧検
出回路、４６・・・スイッチ。
Claims (1)
- 【特許請求の範囲】 （１１信号源からその差動出力がバッファ回路を介して
入力される差動増幅器と、電源電圧の減電圧を検出する
減電圧検出回路とを設置し、電源電圧の減電圧時、前記
減電圧検出回路の出力によって前記差動増幅器の動作を
強制的に停止させることを特徴とする増幅回路。 （２）前記信号源はホール素子で構成し、前記バッファ
回路は直流的に等電位のホール素子の差動出力をインピ
ーダンス変換し、その出力は直流的に等電位の差動出力
となるように構成したことを特徴とする特許請求の範囲
第１項に記載の増幅回路。 （３）前記差動増幅器は、前記バッファ回路の差動出力
の内の一方を直流直結入力、他方を結合コレクタを介し
て交流結合入力とする直流全帰還型交流差動増幅器で構
成し、この増幅器の直流直結入力側は前記バッファ回路
の一方の出力点に抵抗を介して接続し、且つこの抵抗を
前記差動増幅器の帰還抵抗と等しい抵抗値に設定したこ
とを特徴とする特許請求の範囲第１項に記載の増幅回路
。 （４） 前記減電圧検出回路は、前記差動増幅器が直流
全帰還能力を失し始める電圧に対して検出出力を発生ず
るように構成したことを特徴とする特許請求の範囲第１
項に記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188741A JPS6080304A (ja) | 1983-10-09 | 1983-10-09 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188741A JPS6080304A (ja) | 1983-10-09 | 1983-10-09 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080304A true JPS6080304A (ja) | 1985-05-08 |
| JPH0518287B2 JPH0518287B2 (ja) | 1993-03-11 |
Family
ID=16228957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188741A Granted JPS6080304A (ja) | 1983-10-09 | 1983-10-09 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080304A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007047342A (ja) * | 2005-08-09 | 2007-02-22 | Oki Electric Ind Co Ltd | 表示駆動回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5476653U (ja) * | 1977-11-10 | 1979-05-31 | ||
| JPS5595408A (en) * | 1979-01-11 | 1980-07-19 | Toshiba Corp | Amplifier circuit with shock-sound prevention circuit |
| JPS5614571U (ja) * | 1979-07-13 | 1981-02-07 |
-
1983
- 1983-10-09 JP JP58188741A patent/JPS6080304A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5476653U (ja) * | 1977-11-10 | 1979-05-31 | ||
| JPS5595408A (en) * | 1979-01-11 | 1980-07-19 | Toshiba Corp | Amplifier circuit with shock-sound prevention circuit |
| JPS5614571U (ja) * | 1979-07-13 | 1981-02-07 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007047342A (ja) * | 2005-08-09 | 2007-02-22 | Oki Electric Ind Co Ltd | 表示駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518287B2 (ja) | 1993-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739712A (en) | Power amplifying circuit having an over-current protective function | |
| US5352935A (en) | Semiconductor integrated circuit device with internal voltage controlling circuit | |
| US5642076A (en) | No turn-on pop noise amplifier | |
| US6346834B1 (en) | Power on reset circuit | |
| US20090273874A1 (en) | Power switch circuit exhibiting over current and short circuit protection and method for limiting the output current thereof | |
| EP0554936B1 (en) | Arrangement for turning on and turning off a power transistor | |
| JP4070654B2 (ja) | 半導体集積回路装置 | |
| US4347445A (en) | Floating hybrid switch | |
| JP2636829B2 (ja) | 差動回路 | |
| US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
| US5682121A (en) | No turn-on pop noise amplifier | |
| US5059921A (en) | Amplifier having two operating modes | |
| US6310520B1 (en) | High slew-rate operational amplifier architecture | |
| US8129671B2 (en) | Power supply dependent optical receiver and amplifier and photocoupler using the same | |
| JPH0472401B2 (ja) | ||
| KR950003136B1 (ko) | 전력증폭장치 | |
| US6211730B1 (en) | Pre-amplifier circuit | |
| JPS6080304A (ja) | 増幅回路 | |
| JP3650214B2 (ja) | 電圧検出回路 | |
| JPH05226940A (ja) | 増幅回路 | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JPH0115239Y2 (ja) | ||
| JPH0145150Y2 (ja) | ||
| US4499432A (en) | Low voltage op amp bias optimizer | |
| JPH0513046Y2 (ja) |