JPS59223872A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS59223872A JPS59223872A JP9802783A JP9802783A JPS59223872A JP S59223872 A JPS59223872 A JP S59223872A JP 9802783 A JP9802783 A JP 9802783A JP 9802783 A JP9802783 A JP 9802783A JP S59223872 A JPS59223872 A JP S59223872A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processor
- processing device
- signal line
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明け２つの処理装置がそれぞれコンソールを持ち、
一方の処理装置がアクト、もう一方の処理装置がスタン
バイモードで同期または非同期運転モードで二重化運転
を行なう清報処理システムに関する。
一方の処理装置がアクト、もう一方の処理装置がスタン
バイモードで同期または非同期運転モードで二重化運転
を行なう清報処理システムに関する。
従来、この種のシステムにおいてオンサービスでパッケ
ージを取替える場合には運転モードを一旦非同期運転モ
ード（でして取替えパッケージがスタンバイ側になるよ
うにし、それぞれの処理装置のコンソール上での操作に
よりアクト側処理装置はアイソレーション、スタンバイ
側処理装置はフリーズ状態にした後、パッケージの取替
えを行なっていた。
ージを取替える場合には運転モードを一旦非同期運転モ
ード（でして取替えパッケージがスタンバイ側になるよ
うにし、それぞれの処理装置のコンソール上での操作に
よりアクト側処理装置はアイソレーション、スタンバイ
側処理装置はフリーズ状態にした後、パッケージの取替
えを行なっていた。
ここで、各処理装置にはコンソールから操作できるパッ
ケージを取り香える処理装置からの影響を受けないよう
にするアイソレーション様能トハッケージを取り替える
処理装置がコンソールから操作できる他の処理装置へ影
欅を与えないようにするフリーズ機能が備わって、いる
。したがってコンソール上での操作を誤まると即システ
ムダウンになる危険性をけらんでいた。
ケージを取り香える処理装置からの影響を受けないよう
にするアイソレーション様能トハッケージを取り替える
処理装置がコンソールから操作できる他の処理装置へ影
欅を与えないようにするフリーズ機能が備わって、いる
。したがってコンソール上での操作を誤まると即システ
ムダウンになる危険性をけらんでいた。
本発明の目的はスタンバイ側処理装置のパッケージの取
替え作業において、コンソール上でｉ゛’Ａ 度・作を
した場合でもアクト側処理装置の運転にいかなる影響を
も与えることのない情報処理システムを桿供することに
ある。
替え作業において、コンソール上でｉ゛’Ａ 度・作を
した場合でもアクト側処理装置の運転にいかなる影響を
も与えることのない情報処理システムを桿供することに
ある。
前記目的を達成するために本発明による情報・ 処理シ
ステムは２つの処理装置がそれぞれコンソールを持ち、
一方の処理装置がアクト、もう一方の処理装置がスタン
バイモードで同期または非同期ｉ！ｌ！蛾モードで二重
化運転を行なう情報処理システムにおいて、前記各処理
装置の他処理装置ｔへの出力信号線に第１の信号禁止回
路および他処理装置からの入力信号線に第２の信号禁止
回路を設けるとともに前記各コンソール上にパッケージ
取替要求キーを設け、前記パッケージ取替要求キーを押
下げることにより、アクト側処理裟１斤への他処理装置
からの入力信号線を京止し、スタンバイ側処理装置の他
処理装置への出力信号線を禁止するように構成しである
。
ステムは２つの処理装置がそれぞれコンソールを持ち、
一方の処理装置がアクト、もう一方の処理装置がスタン
バイモードで同期または非同期ｉ！ｌ！蛾モードで二重
化運転を行なう情報処理システムにおいて、前記各処理
装置の他処理装置ｔへの出力信号線に第１の信号禁止回
路および他処理装置からの入力信号線に第２の信号禁止
回路を設けるとともに前記各コンソール上にパッケージ
取替要求キーを設け、前記パッケージ取替要求キーを押
下げることにより、アクト側処理裟１斤への他処理装置
からの入力信号線を京止し、スタンバイ側処理装置の他
処理装置への出力信号線を禁止するように構成しである
。
前記構成によれば一操作でスタンバイ側のパッケージを
アクト側処理装置へ何等の影響を与えることなく取り替
えることができ、本発明の目的は完全に達成できる。
アクト側処理装置へ何等の影響を与えることなく取り替
えることができ、本発明の目的は完全に達成できる。
以下、図面を参照して本発明をさらに詳しく説明中る。
第１図は本発明による情報処理システムの一実施例を示
すブロック図である。処理によってそれぞれ接続されて
いる。さらに処理袋ｗ１と２との間は信号線５（でよっ
て、コンソール装置３と４との間は信号線６によって、
処理袋＠１とコンソール装置４との間は信号線１０によ
って、処理装置２とコンソール装置３との間は信号線９
によってそれぞれ接続ζ）１−でいる。
すブロック図である。処理によってそれぞれ接続されて
いる。さらに処理袋ｗ１と２との間は信号線５（でよっ
て、コンソール装置３と４との間は信号線６によって、
処理袋＠１とコンソール装置４との間は信号線１０によ
って、処理装置２とコンソール装置３との間は信号線９
によってそれぞれ接続ζ）１−でいる。
第２図は本発明システムの詳細図であり、本発明に関連
する部分で一方の処理装置だけがアクトの場合に動作す
る回路部のみを記載しである。 １この
図では処理装置１がアクト側であり、処理装置２がスタ
ンバイ側である。図において、１１は処理装置ｌの第２
の信号禁止回路、１２は処理装置ａ２の第１の信号禁止
回路、１３および１４け処理−ｓｐ： ＋；＋ １の同
期モード表示フリップフロップとアクト表示フリップフ
ロッグ、１５と１６はコンソール装置３のパッケージ取
替要求キーとＡＮＤ回路、１７と１８はコンソール装置
４のパッケージ取替可能表示ＬＥＤ駆動回路とＬＥＤで
ある。
する部分で一方の処理装置だけがアクトの場合に動作す
る回路部のみを記載しである。 １この
図では処理装置１がアクト側であり、処理装置２がスタ
ンバイ側である。図において、１１は処理装置ｌの第２
の信号禁止回路、１２は処理装置ａ２の第１の信号禁止
回路、１３および１４け処理−ｓｐ： ＋；＋ １の同
期モード表示フリップフロップとアクト表示フリップフ
ロッグ、１５と１６はコンソール装置３のパッケージ取
替要求キーとＡＮＤ回路、１７と１８はコンソール装置
４のパッケージ取替可能表示ＬＥＤ駆動回路とＬＥＤで
ある。
当然ながら、処理装置１には第１の信号禁止回路が、処
：Ｉ！１！装置２には第２の信号禁止回路、同期モード
表示フリップフロップおよびアクト表示フリップフロッ
プが、コンソール装置３にはパッケージ取替可能表示Ｌ
ＥＤ駆動回路およびＬ ）！ｌｉ Ｄが、コンソール装
ｖｇ４にはパッケージ取替１要求キーおよびＡＮＤ回路
が図示されていないがそれぞれ設けられている。
：Ｉ！１！装置２には第２の信号禁止回路、同期モード
表示フリップフロップおよびアクト表示フリップフロッ
プが、コンソール装置３にはパッケージ取替可能表示Ｌ
ＥＤ駆動回路およびＬ ）！ｌｉ Ｄが、コンソール装
ｖｇ４にはパッケージ取替１要求キーおよびＡＮＤ回路
が図示されていないがそれぞれ設けられている。
今、処理装置１がアクトモードで非同期運転モードにあ
り、処理装置ｌに接続されているコンソール装置３にあ
るパッケージ取替要求キー１５をオンにすると、アクト
表示フリップフロップ１４の出力が′１″、同期モード
表示フリップフロッグ１３の出力が°ｌ Ｑ ＩＩ、パ
ッケージ取替要求キー１５の出力がＯ″となるためＡ
Ｎ ｌ）回路１６の出力け１′となり、処理袋［１への
入力信号線は第２の信号禁止回路１１によって禁止され
、処理装置２の出力信号線は第１の信号禁止回路１２に
よって禁止される。この結果、パッケージ取替え時等に
よる処理装置２の信号の乱れ等の影響が処理装置１にお
よげなくなる。また、保守者に対しパッケージ嘔替可能
を知らせるためにコンソール４上に役けらね、でいるパ
ッケージ取替可能表示ＬＥＤ１８を点灯させる。
り、処理装置ｌに接続されているコンソール装置３にあ
るパッケージ取替要求キー１５をオンにすると、アクト
表示フリップフロップ１４の出力が′１″、同期モード
表示フリップフロッグ１３の出力が°ｌ Ｑ ＩＩ、パ
ッケージ取替要求キー１５の出力がＯ″となるためＡ
Ｎ ｌ）回路１６の出力け１′となり、処理袋［１への
入力信号線は第２の信号禁止回路１１によって禁止され
、処理装置２の出力信号線は第１の信号禁止回路１２に
よって禁止される。この結果、パッケージ取替え時等に
よる処理装置２の信号の乱れ等の影響が処理装置１にお
よげなくなる。また、保守者に対しパッケージ嘔替可能
を知らせるためにコンソール４上に役けらね、でいるパ
ッケージ取替可能表示ＬＥＤ１８を点灯させる。
本発明は以上詳しく説明したように２つの処理装置が２
重化で動作するシステムに卦いて、各処理装置に接続さ
れる各々のコンソールから各処理装置の他処理装置へ導
びかれる信号か１１を禁止する回路および他処理・埃竹
からの信号線を禁止する回路を設け、各コンソール上に
パッケージ取替要求キーを設け、このキー順作によって
前記の信号線禁止回路を制御することによりアクト側処
理装置に影響を与えることなくスタンバイ処理装−・の
パッケージ取替えを行なうことができる効果を有干る。
重化で動作するシステムに卦いて、各処理装置に接続さ
れる各々のコンソールから各処理装置の他処理装置へ導
びかれる信号か１１を禁止する回路および他処理・埃竹
からの信号線を禁止する回路を設け、各コンソール上に
パッケージ取替要求キーを設け、このキー順作によって
前記の信号線禁止回路を制御することによりアクト側処
理装置に影響を与えることなくスタンバイ処理装−・の
パッケージ取替えを行なうことができる効果を有干る。
第１図は本発明による情報処理装置のシステムの構成を
示すブロック図、第２図は各＠置内の本発明に関連する
部分のみを示した図である。 １．２・・・処理装置 ３．４・・・コンソール装置
５．６．７．８．９．１０・・・信号線１１．１２・・
・信号線ゲート回路 １３・・・同期モード表示フリップフロップ１４・・・
アクト表示フリップフロップ１５・・・パッケージ取替
要求キー １６・・・ＡＮＤ回路 １７・・・パッケージ取替可能表示Ｌｌ駆動回路１８・
・・ＬＥＤ 特許出願人 日本電気株式会社
示すブロック図、第２図は各＠置内の本発明に関連する
部分のみを示した図である。 １．２・・・処理装置 ３．４・・・コンソール装置
５．６．７．８．９．１０・・・信号線１１．１２・・
・信号線ゲート回路 １３・・・同期モード表示フリップフロップ１４・・・
アクト表示フリップフロップ１５・・・パッケージ取替
要求キー １６・・・ＡＮＤ回路 １７・・・パッケージ取替可能表示Ｌｌ駆動回路１８・
・・ＬＥＤ 特許出願人 日本電気株式会社
Claims (1)
- ２つの処Ｑ ４Ｄ ｆｆｆがそれぞれコンソールを持ち
、一方の処理装置がアクト、もう一方の処理装置がスタ
ンバイモードで同期または非同期運転モードで二重化運
転を行なう情報処理システムにおいて、＋ｅｆｒ記各処
理装置の他処理装置への出力信号線に第１の信号禁止回
路および他処理装置からの入力信号線に第２の信号禁止
回路を設けるとともに前記各コンソール上にパッケージ
取Ｆ＋要求キーを設け、前記パッケージ取替要求キーを
押下げることにより、アクト側処理装置への他処理装置
からの入力信号線を禁止し、スタンバイ側処理装置の他
処理装置への出方信号線を禁止するように構成したとと
を特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9802783A JPS59223872A (ja) | 1983-06-03 | 1983-06-03 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9802783A JPS59223872A (ja) | 1983-06-03 | 1983-06-03 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59223872A true JPS59223872A (ja) | 1984-12-15 |
| JPH0139142B2 JPH0139142B2 (ja) | 1989-08-18 |
Family
ID=14208459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9802783A Granted JPS59223872A (ja) | 1983-06-03 | 1983-06-03 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223872A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535515A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | 装置間インタフエースフオールトトレラント方式 |
-
1983
- 1983-06-03 JP JP9802783A patent/JPS59223872A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535515A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | 装置間インタフエースフオールトトレラント方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0139142B2 (ja) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59223872A (ja) | 情報処理システム | |
| JPS58225449A (ja) | コンピユ−タシステムにおけるバツクアツプ方式 | |
| JPS58155461A (ja) | マイクロコンピユ−タの異常処理機構 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS6093502A (ja) | デイジタル制御装置の出力保持方式 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JPH06348610A (ja) | 入出力制御方式 | |
| JPS5914054A (ja) | 予備コンソ−ル切替制御方式 | |
| JPH0594381A (ja) | 冗長回路システム | |
| JPS63269234A (ja) | 系統切替装置 | |
| JP2508606B2 (ja) | 二重化装置 | |
| JPS63191256A (ja) | メモリ構成方式 | |
| JPS63284932A (ja) | ２重化切替方式 | |
| JPS5612189A (en) | Multiplexer | |
| JPH05204873A (ja) | 分散型処理システムにおける処理装置間通信処理方法 | |
| JPS59200352A (ja) | システム切替制御装置 | |
| JPS61142846A (ja) | 監視方式 | |
| JPS60140402A (ja) | 中央演算処理装置二重化方式の計測制御装置 | |
| JPS63199342U (ja) | ||
| JPH05165798A (ja) | ２系列システムの系管理方式 | |
| JPH02122320A (ja) | 信号保持回路 | |
| JP2000215148A (ja) | Ｉｄｅ番号変更装置 | |
| JPS60140996A (ja) | 信号分配装置 | |
| JPH05130656A (ja) | ２重化制御処理装置運転動作モード切替方法および複数の被制御装置に対する２重化制御処理装置による制御処理方法 |