JPS63199342U - - Google Patents
Info
- Publication number
- JPS63199342U JPS63199342U JP8955987U JP8955987U JPS63199342U JP S63199342 U JPS63199342 U JP S63199342U JP 8955987 U JP8955987 U JP 8955987U JP 8955987 U JP8955987 U JP 8955987U JP S63199342 U JPS63199342 U JP S63199342U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- status display
- management
- management signal
- computers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
第１図は、本考案の一実施例を示す構成ブロツ
ク図、第２図は従来の二重化制御システムの構成
ブロツク図である。 １，２…計算機、３…二重化制御装置、１１，
２１…動作モード制御部、１２，２２…タイマ回
路、１３，２３…補助出力手段、３１…管理信号
出力部、３２…状態表示信号出力部、ＩＯＣＥ…
管理信号、ＳＲＤＹ…状態表示信号。
ク図、第２図は従来の二重化制御システムの構成
ブロツク図である。 １，２…計算機、３…二重化制御装置、１１，
２１…動作モード制御部、１２，２２…タイマ回
路、１３，２３…補助出力手段、３１…管理信号
出力部、３２…状態表示信号出力部、ＩＯＣＥ…
管理信号、ＳＲＤＹ…状態表示信号。
Claims (1)
- 【実用新案登録請求の範囲】 二重化された計算機、これら計算機の一方を主
系とし他方を待機側とする二重化制御装置を備え
た二重化制御システムであつて、 第１の管理信号及びこの第１の管理信号と排他
的な値を持つ第２の管理信号を出力する管理信号
出力部、前記二重化制御装置が正常であるか否か
を表示する状態表示信号の出力部を備えた二重化
制御装置と、 対応する管理信号がアクテイブのときに主系と
しての動作をする動作モード制御部、当該第１お
よび第２の管理信号と状態表示信号のいずれもイ
ンアクテイブであるとき時間計測をするタイマ回
路、このタイマ回路がタイムアツプしたときに状
態表示信号がインアクテイブであれば対応する管
理信号をアクテイブにし、この状態表示信号がア
クテイブであれば出力が抑止される補助出力手段
をそれぞれ備えた前記第１および第２の計算機と
、 からなり、当該タイマ回路のタイムアツプ時間を
第１と第２の計算機の間で異なる値としたことを
特徴とする二重化制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8955987U JPH0445064Y2 (ja) | 1987-06-10 | 1987-06-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8955987U JPH0445064Y2 (ja) | 1987-06-10 | 1987-06-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199342U true JPS63199342U (ja) | 1988-12-22 |
| JPH0445064Y2 JPH0445064Y2 (ja) | 1992-10-23 |
Family
ID=30948654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8955987U Expired JPH0445064Y2 (ja) | 1987-06-10 | 1987-06-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445064Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175637A (ja) * | 1987-12-29 | 1989-07-12 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
-
1987
- 1987-06-10 JP JP8955987U patent/JPH0445064Y2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175637A (ja) * | 1987-12-29 | 1989-07-12 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0445064Y2 (ja) | 1992-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6462749A (en) | Peripheral device subsystem and operation thereof | |
| JPS63199342U (ja) | ||
| JP2943222B2 (ja) | 電子ディスク装置 | |
| JPH02123633U (ja) | ||
| JPH0255318U (ja) | ||
| JPH02143601U (ja) | ||
| JPS61160551U (ja) | ||
| JPH02130027U (ja) | ||
| JPH02143628U (ja) | ||
| JPH0344737U (ja) | ||
| JPH0415704U (ja) | ||
| JPS6334493B2 (ja) | ||
| JPS61128742U (ja) | ||
| JPH0187401U (ja) | ||
| JPS62134157U (ja) | ||
| JPS63159436U (ja) | ||
| JPH0172649U (ja) | ||
| JPS63118641U (ja) | ||
| JPS59108993U (ja) | 故障表示装置 | |
| JPH02112048U (ja) | ||
| JPS63159440U (ja) | ||
| JPS61204261U (ja) | ||
| JPS62169851U (ja) | ||
| JPH01162316U (ja) | ||
| JPS605586U (ja) | 防災活動マニユアル表示装置 |