JPH0445064Y2 - - Google Patents

Info

Publication number
JPH0445064Y2
JPH0445064Y2 JP8955987U JP8955987U JPH0445064Y2 JP H0445064 Y2 JPH0445064 Y2 JP H0445064Y2 JP 8955987 U JP8955987 U JP 8955987U JP 8955987 U JP8955987 U JP 8955987U JP H0445064 Y2 JPH0445064 Y2 JP H0445064Y2
Authority
JP
Japan
Prior art keywords
signal
management
management signal
control device
status display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8955987U
Other languages
English (en)
Other versions
JPS63199342U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8955987U priority Critical patent/JPH0445064Y2/ja
Publication of JPS63199342U publication Critical patent/JPS63199342U/ja
Application granted granted Critical
Publication of JPH0445064Y2 publication Critical patent/JPH0445064Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、二重化されたプロセツサとこの二重
化を管理する二重化管理部とよりなる二重化制御
システムに係り、特に保守手順の簡便化のための
改良に関する。
(従来の技術) 本出願人は特公昭50−28309号公報等で二重化
制御システムを提案しており、例えば横河技報
Vol.30(1986)p.9に記載された生産管理システム
に採用している。
第2図は、この様な二重化制御システムの構成
ブロツク図である。図において、二重化制御装置
が計算機1に対する管理信号(IOCE:I/O
control enable)と計算機2に対する管理信号
IOCE2とを出力している。管理信号IOCE1,2は
排他的な関係にあり、管理信号がアサート(論理
信号が有効となること)とされた側は主系とな
り、ネゲート(論理信号が無効となること)とさ
れた側は従系となる。
二重化制御システムにおいて、二重化制御装置
に故障が検出されたような場合には、手動スイツ
チにて主系となる計算機を固定して、二重化制御
装置を取外して修理する手順が取られている。
尚、二重化制御装置は故障を検出した場合であつ
ても、管理信号IOCE1,2には影響が発生しない
ような内部構成になつている。
(考案が解決しようとする問題点) しかし従来装置では、手動スイツチの設定を忘
れて二重化制御装置を取外すと、管理信号
IOCE1,2共に待機側となつて、所定の動作を停
止する問題点があつた。
本考案はこのような問題点を解決したもので、
手動スイツチの操作をせずに二重化制御装置を取
外して保守作業することのできる、保守手順の簡
単で信頼性の高い二重化制御システムを提供する
ことを目的とする。
(問題点を解決するための手段) このような目的を達成する本考案は、二重化さ
れた計算機、これら計算機の一方を主系とし他方
を待機側とする二重化制御装置を備えた二重化制
御システムであつて、次の構成としたものであ
る。
すなわち、二重化制御装置には、第1の管理信
号及びこの第1の管理信号と排他的な値を持つ第
2の管理信号を出力する管理信号出力部、前記二
重化制御装置が正常であるか否かを表示する状態
表示信号の出力部を備えている。
また、第1および第2の計算機には、対応する
管理信号がアクテイブのときに主系としての動作
をする動作モード制御部、当該第1および第2の
管理信号と状態表示信号のいずれもインアクテイ
ブであるとき時間計測をするタイマ回路、このタ
イマ回路がタイムアツプしたときに状態表示信号
がインアクテイブであれば対応する管理信号をア
クテイブにし、この状態表示信号がアクテイブで
あれば出力が抑止される補助出力手段をそれぞれ
備えている。
そして、当該タイマ回路のタイムアツプ時間を
第1と第2の計算機の間で異なる値としたことを
特徴としたものである。
(作用) 本考案の各構成要素はつぎの作用をする。状態
表示信号出力部は二重化制御装置が正常に機能し
ているか第1および第2の計算機に知らせる。タ
イマ回路は二重化制御装置が動作しているか否か
状態表示信号を用いて判断し、タイムアツプした
場合には当該計算機が主系となる。第1および第
2の計算機の間でタイムアツプ時間を変えてある
ので、いずれか先にタイムアツプしたものが主系
となり他方は待機側となる。補助出力手段は二重
化制御装置が復帰したときは、管理信号の出力を
抑止して、二重化制御装置に譲る。
(実施例) 以下図面を用いて、本考案を説明する。
第1図は、本考案の一実施例を示す構成ブロツ
ク図である。尚第1図において、前記第2図と同
一作用をするものには同一符号をつけ説明を省略
する。図において、31は管理信号IOCE1と管理
信号IOCE2を出力する管理信号出力部で、これら
は排他的であり対応する計算機1,2をアクテイ
ブにする。32は二重化制御装置3が正常である
か否かを表示する状態表示信号SRDY
(supervisor ready)を出力する状態表示信号出
力部である。
11は管理信号IOCE1がアクテイブのとき計算
機1が主系としての動作をするようにする動作モ
ード制御部、12は管理信号IOCE1,2および状
態表示信号SRDYのいずれもがインアクテイブで
あるとき時間計測を開始するタイマ回路、13は
タイマ回路12がタイムアツプしたときに動作す
る補助出力手段で、状態表示信号SRDYがインア
クテイブであれば管理信号IOCE1をアクテイブに
し、状態表示信号SRDYがアクテイブであれば出
力が抑止される。この動作をするため、フリツプ
フロツプのリセツト信号に状態表示信号SRDYを
入力している。
動作モード制御部21、タイマ回路22、補助
出力手段23はそれぞれ動作モード制御部11、
タイマ回路12、補助出力手段13のうち、計算
機1と管理信号IOCE1を計算機2と管理信号
IOCE2に読み替える。尚、タイマ回路12,22
のタイムアツプ時間は相違させてあるので、先に
タイムアツプした側の管理信号IOCEがアクテイ
ブとなるから、タイムアツプ時間の長いタイマ回
路の時間計測は抑止される。
このように構成された装置の動作を場合を分け
て次に説明する。
(1) 正常時 二重化制御装置3は計算機1,2の運転状態を
監視し、主系側の計算機に異常を発見すると管理
信号IOCE1,2を用いて、待機側と主系側の計算
機とを切替える。
(2) 二重化制御装置の故障時 二重化制御装置3に故障があると、自己診断に
よつて検出されて機能を停止すると共に、状態表
示信号SRDYをインアクテイブにし、管理信号
IOCE1,2を現在値にホールドする。
次に、操作者は故障が検出されると、修理のた
め二重化制御装置を取外す。すると、管理信号
IOCE1,2および状態表示信号SRDYのいずれも
がインアクテイブとなる。これに応答してタイマ
回路12,22が動作を開始する。タイムアツプ
時間をそれぞれT1,T2(T1<T2)と設定
してあれば、タイマ回路12が先にタイムアツプ
して補助出力手段13により管理信号IOCE1がア
クテイブとなる。この結果計算機1が主系とな
り、必要な動作を開始する。タイマ回路22は管
理信号IOCE1がアクテイブになつた時点でリセツ
トされ動作を停止する。この結果、手動スイツチ
がなくても、二重化制御装置を取外してから時間
T1経過後は自動的に計算機1が主系となる。
(3) 二重化制御装置の復旧時 二重化制御装置3の修理が完了して、システム
に復帰したときは、状態表示信号SRDYがアクテ
イブとなる。すると、この時点で補助出力手段1
3のフリツプフロツプはリセツトされ、補助出力
手段13からの管理信号IOCE1の出力は抑止され
る。管理信号出力部31は管理信号IOCE1,2の
現状値を読取つて、それに適合した管理信号
IOCE1,2を出力して、瞬断を避けている。
(考案の効果) 以上説明したように本考案によれば次の効果が
ある。
(1) 補助出力手段によつて管理信号IOCEを出力
するので、二重化制御装置を取外しても両方の
計算機が待機側になつたままの状態が発生しな
い。
(2) 二重化制御装置の修理の際に動作する手動ス
イツチが不要となるので、保守作業が簡便にな
る。
(3) 二重化制御装置の無いシングルシステムにこ
の計算機を流用する際に、管理信号IOCEをア
クテイブにする特別な装置の付加が不要にな
り、機器の標準化が推進される。
【図面の簡単な説明】
第1図は、本考案の一実施例を示す構成ブロツ
ク図、第2図は従来の二重化制御システムの構成
ブロツク図である。 1,2……計算機、3……二重化制御装置、1
1,21……動作モード制御部、12,22……
タイマ回路、13,23……補助出力手段、31
……管理信号出力部、32……状態表示信号出力
部、IOCE……管理信号、SRDY……状態表示信
号。

Claims (1)

  1. 【実用新案登録請求の範囲】 二重化された計算機、これら計算機の一方を主
    系とし他方を待機側とする二重化制御装置を備え
    た二重化制御システムであつて、 第1の管理信号及びこの第1の管理信号と排他
    的な値を持つ第2の管理信号を出力する管理信号
    出力部、前記二重化制御装置が正常であるか否か
    を表示する状態表示信号の出力部を備えた二重化
    制御装置と、 対応する管理信号がアクテイブのときに主系と
    しての動作をする動作モード制御部、当該第1お
    よび第2の管理信号と状態表示信号のいずれもイ
    ンアクテイブであるとき時間計測をするタイマ回
    路、このタイマ回路がタイムアツプしたときに状
    態表示信号がインアクテイブであれば対応する管
    理信号をアクテイブにし、この状態表示信号がア
    クテイブであれば出力が抑止される補助出力手段
    をそれぞれ備えた前記第1および第2の計算機
    と、 からなり、当該タイマ回路のタイムアツプ時間を
    第1と第2の計算機の間で異なる値としたことを
    特徴とする二重化制御システム。
JP8955987U 1987-06-10 1987-06-10 Expired JPH0445064Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8955987U JPH0445064Y2 (ja) 1987-06-10 1987-06-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8955987U JPH0445064Y2 (ja) 1987-06-10 1987-06-10

Publications (2)

Publication Number Publication Date
JPS63199342U JPS63199342U (ja) 1988-12-22
JPH0445064Y2 true JPH0445064Y2 (ja) 1992-10-23

Family

ID=30948654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8955987U Expired JPH0445064Y2 (ja) 1987-06-10 1987-06-10

Country Status (1)

Country Link
JP (1) JPH0445064Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619723B2 (ja) * 1987-12-29 1994-03-16 横河電機株式会社 二重化プロセッサシステム
JPH06124272A (ja) * 1992-10-13 1994-05-06 Mitsubishi Electric Corp 冗長構成回路

Also Published As

Publication number Publication date
JPS63199342U (ja) 1988-12-22

Similar Documents

Publication Publication Date Title
JPH0445064Y2 (ja)
KR100378593B1 (ko) 이중 스위치 보드 및 이중화 방법
JPS6290068A (ja) 予備系監視方式
JPS63228311A (ja) 電源制御方式
KR0182687B1 (ko) 보드탈장에 의한 이중화 제어장치
JPH02199567A (ja) 共通入出力機器制御方式
JPH03164901A (ja) 二重系切換装置
JP3570334B2 (ja) 系切替装置
JPS61169036A (ja) システム監視装置
JP2770494B2 (ja) 二重化制御ユニット
JPS6229822B2 (ja)
JPH05197448A (ja) 無停止型コンピュータのマザーボード
JP2727940B2 (ja) 二重化処理装置
JPH0281203A (ja) ロボット制御システム
JPH0272436A (ja) マイクロコンピュータの冗長システム
JPH0695903A (ja) 耐故障コンピュータシステム
JPS6362780B2 (ja)
JP2795968B2 (ja) 系統安定化装置
KR19990059294A (ko) 교환기에서의 이중화 스위칭 시스템
JPH01237859A (ja) システム切換方式
JPS62123531A (ja) Cpu監視装置
JPS61221941A (ja) プログラマブルコントロ−ラのバツクアツプ装置
JPS6212537B2 (ja)
JPH02280636A (ja) 電子交換機の消費電力制御方式
JPS59123946A (ja) システム制御方式