JPS5922314B2 - 記憶装置書込み方式 - Google Patents

記憶装置書込み方式

Info

Publication number
JPS5922314B2
JPS5922314B2 JP52003546A JP354677A JPS5922314B2 JP S5922314 B2 JPS5922314 B2 JP S5922314B2 JP 52003546 A JP52003546 A JP 52003546A JP 354677 A JP354677 A JP 354677A JP S5922314 B2 JPS5922314 B2 JP S5922314B2
Authority
JP
Japan
Prior art keywords
storage device
write
instruction
data
buffer storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52003546A
Other languages
English (en)
Other versions
JPS5389327A (en
Inventor
健太 匠
忠彦 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP52003546A priority Critical patent/JPS5922314B2/ja
Publication of JPS5389327A publication Critical patent/JPS5389327A/ja
Publication of JPS5922314B2 publication Critical patent/JPS5922314B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 本発明は中央処理装置と主記憶装置とを有する情報処理
装置における書込緩衝記憶装置の主記憶装置に対する書
込み方式に関するものである。
従来、情報処理装置において主記憶装置へデーータを書
込むときには、一つ前のアクセスが終了するまでの間次
の書込みができないために、書込緩衝記憶装置を置き、
中央処理装置は一旦これに書込んで直ちに次の制御へ移
り、主記憶装置に対する次の書込み要求が来たときに、
データを一旦保持している書込緩衝記憶装置から主記憶
装置へ書込むと共に、この書込要求のデータを書込緩衝
記憶装置へ書込む方法が採られている。この書込緩衝記
憶装置は、書込データのアドレスを格納するアドレス記
憶部と、書込データの書込部位指定を格納する書込部位
指定記憶部と、書込データを格納するデータ記憶部とを
備え、書込緩衝記憶装置に保持されているデータのアド
レスと同じアドレスに対する読出し要求があると、主記
憶装置へアクセスすることなくこの書込緩衝記憶装置の
データ記憶部からデータの読出を行つている。
また情報を保持している書込緩衝記憶装置に対して次の
書込要求が出されるときには、アドレス記憶部番こ保持
されているアドレスと書込アドレスの比較を行い、比較
の結果両アドレスが一致すると、書込緩衝記憶装置の書
込要求の書込部位指定で指定された部位のデータ記憶部
を新しい書込み情報で置換え、比較の結果不一ー致のと
きには、書込緩衝記憶装置に保持している情報を主記憶
装置に書込んで新しい書込情報を書込緩衝記憶装置へ書
込み、この後で、中央処理装置は次の制御へ移行する。
この場合、主記憶装置へのアクセス期間中には、主記憶
装置に対する次のアクセスは待た′ される。ここで書
込緩衝記憶装置に保持されているn(nは任意の整数)
番目の書込情報を主記憶装置へ書込み、n+1番目の書
込み情報を書込緩衝記憶装置に格納するものとすると、
主記憶装置に対; してn番目の情報の書込みが終了し
ていないか、或いはその間に主記憶装置への読出し要求
があり読出しが終了していない場合には、n +2番目
の1り書込要求が中央処理装置から出されてもn+1番
目の情報は主記憶装置に直ちに格納することができず、
n+2番目の書込要求は待機させられる。
そして従来の方法では書込緩衝記憶装置に保持されてい
るn番目の情報はn+1番目の情報の書込緩衝記憶装置
に対する書込要求が出てからはじめて主記憶装置へ格納
されるために、書込緩衝記憶装置への次の書込要求が待
たされる確率が高く、従つて中央処理装置から主記憶装
置へのスループツトが上らないという欠点があつた。本
発明は従来の上記欠点を除去する為になされたものであ
り、従つて本発明の目的は、中央処理装置からのn+2
番目の書込要求を待たせる頻度を少くし、中央処理装置
から主記憶装置に対するスループツトを上げることがで
きる新規な記憶装置書込み方式を提供することにある。
本発明によれば、中央処理装置及び主記憶装置を備えた
情報処理装置の書込データのアドレスを格納するアドレ
ス記憶部と、データの書込部位を格納する書込部位指定
部と、データを格納するデータ記憶部とを有する書込緩
衝記憶装置の主記憶装置に対する書込において、現実行
命令を格納する現実行命令レジスタ及び先行制御により
先取りされた命令を格納する先行命令レジスタにおける
命令の機能コード部分をそれぞれ復号化し、それにより
命令の実行形式を判定し、データの読出し又は書込みが
ない命令或いは相当時間書込みがない命令を知り、また
読出し要求時には緩衝記憶装置に保持されているデータ
のアドレスを比較することにより前記緩衝記憶装置から
読出して主記憶装置から読出す必要がない場合を知り、
連続する命令の主記憶装置へのアタセス間隔を予知する
手段を有し、前記書込緩衝記憶装置から前記主記憶装置
へ書込みを行える時間の余裕がある場合には前記間隔に
おいて前記主記憶装置へ書込んで前記書込緩衝記憶装置
を空にしておき、これによつて前記中央処理装置からの
次の書込要求を待たせることなく、次の書込要求のデー
タを前記書込緩衝記憶装置へ書込む事ができ、従つて、
中央処理装置から主記憶装置に対するスループツトを向
上させることができる。
次に本発明をその良好な一実施例について図面を参照し
ながら詳細に説明する。
第1図は本発明の一実施例を示すプロツク構成くフ 図であり、図に於て、参照番号100は中央処理装置、
1は演算処理部、2は主記憶装置を夫々示し、3は中央
処理装置100の演算処理部1から主記憶装置2へ書込
みを行うときにそれに先だち一旦書込みを行う書込緩衝
記憶装置である。
4は先取命令レジスタ、6はその命令機能コード部、5
は現実行命令レジスタ、7はその命令機能コード部、8
,9は復号器を夫々示している。
10は本発明の中心となる記憶装置アクセス間隔判定部
を示し、該記憶装置アクセス間隔判定部は主記憶装置2
へのアクセスがない時間を検知し、その時間に書込緩衝
記憶装置3の内容を主記憶装置に書込ませる機能を有し
ている。
11は緩衝記憶装置、30は演算処理部1から読出し要
求あるいは書込要求を行うときのアドレスレジスタを夫
々示す。
第2図は書込緩衝記憶装置3の構成を説明した図であり
、301はアドレス記憶部、302は書込部位指定部、
303はデータ記憶部を夫々示している。第1図におい
て緩衝記憶装置11は主記憶装置2よりもアクセス時間
が短く、比較的小容量で構成され、主記憶装置2の内容
の一部の写しを保持する機能を有する。第3図は、この
緩衝記憶装置11の構成を説明した図であり、111は
該緩衝記憶装置11をリプレースするのに必要な制御情
報を保持する部分、112は保持するデータのアドレス
を保持するアドレス記憶部、113はデータを保持する
データ記憶部である。リプレース方式については本発明
の説明に直接関係しないので説明を省略する。先ず中央
処理装置100からの書込みについて説明する。
書込要求が出されたとき、書込緩衝記憶装置3に対して
はアドレスレジスタ30とアドレス記憶部301の内容
とが比較され、アドレス記憶部301の内容と同じアド
レスに対して書込要求があつた場合には、書込データは
、データ線15を通つて書込部位指定部302には前に
保持されていたデータとの論理和がとられたものに置換
えられ、データ記憶部303は書込要求に伴つた書込部
位指定で指定された部位を更新する。
書込アドレスがアドレス記憶部301に保持されている
アドレスと異るときには、データ線22を通じてそれぞ
れアドレス記憶部301、書込部位指定部302、デー
タ記憶部303の内容を主記憶装置2へ書込んでから、
中央処理装置100からの書込データはデータ線15を
通つて書込緩衝記憶装置3のアドレス記憶部301、書
込部位指定部302、データ記憶部303へそれぞれ書
込まれる。
書込緩衝記憶装置3の内容がすでに主記憶装置2へ書込
まれてしまつているときには、中央処理装置100の書
込データはそのまま信号線15を通つて書込緩衝記憶装
置3へ書込まれる。
緩衝記憶装置11に対しては、アドレスレジスタ30と
アドレス記憶部112の内容が比較され、その結果アド
レス記憶部112に同じアドレスが存在すれば、書込デ
ータは書込要求に伴つた書込部位指定に従つてデータ部
113へ書込まれる。
書込アドレスがアドレス記憶部112に存在しなければ
、緩衝記憶装置11への書込みは実行されない。次に中
央処理装置100からの読出しについて説明する。
読出し要求が出された場合には、アドレスレジスタ30
の内容と緩衝記憶装置11のアドレス記憶部112およ
び書込緩衝記憶装置3のアドレス記憶部301が比較さ
れ、その結果読出要求のアドレスと一致した場合には、
それぞれのデータ記憶部113またはデータ記憶部30
3からデータが読出されて、それぞれ信号線28または
信号線16を通つて中央処理装置100へ送られる。
ただしこのとき、書込緩衝記憶装置3と緩衝記憶装置1
1の両方において読出要求のアドレスと一致した場合に
は、緩衝記憶装置11のデータ記憶部113の方からデ
ータを読出す。しかるに緩衝記憶装置11から読出した
ときには、主記憶装置2および書込緩衝記憶装置3に対
するアクセスは無く、もしこのときに、書込データがま
だ書込緩衝記憶装置3に残つていれば、それを主記憶装
置2へ書込むことができる。そこでこのとき、中央処理
装置100から主記憶装置2へアクセスが無いという信
号が緩衝記憶装置11から信号線101を通つて記憶装
置アクセス間隔判定部10へ送られる。一方、5は現実
行命令を保持する現実行命令レジスタであり、7はその
命令機能コード部である。
また4は先行制御により先取された命令を保持する先取
命令レジスタであり、6はその命令機能コードである。
現実行命令レジスタ5に保持されている命令の実行が終
了すると、この現実行命令が分岐命令である以外は、次
に実行される命令は必ず先取命令レジスタ4に保持され
ている命令であり、先取命令レジスタ4の内容が現実行
命令レジスタ5へ移送されて実行され、次の新しい命令
が先取されて先取命令レジスタ4に入力される。9は現
実行命令の機能コードの復号器、8は先取命令の機能コ
ードの復号器であり、それぞれ命令の実行形式を判定す
る。
ここで命令の実行形式の判定の結果、レジスタ間の演算
、または移送命令の場合には、命令実行時にはデータの
読出し、書込みは無く、また実行時間が長い命令に対し
ては、その命令により読出しまたは書込みが出されない
時間の長さすなわち主記憶装置2および書込緩衝記憶装
置3にアクセスが出されない期間を判別することができ
る。命令コードの復号器9および8は、このようにアク
セス時間を解析する機能を持つが、これは該情報処理装
置が有する命令により設定されるべきものである。第1
図に於て、10は記憶装置アクセス間隔判定部であり、
信号線101は緩衝記憶装置11に読出要求に対するデ
ータが保有されており中央処理装置100からの読出要
求に対して主記憶装置2をアクセスする必要がないとい
う信号であり、信号線102は復号器9の判定の結実現
実行命令が相当時間の間に主記憶装置2に対してアクセ
スを出さないという信号であり、信号線105は現実行
命令が分岐命令であるという信号であり、信号線103
は復号器8の判定の結果先取命令が実行時において相当
時間の間に主記憶装置2に対してアクセスを出ないとい
う信号であり、信号線104は該情報処理装置の制御部
により先取命令レジスタ4へ書込緩衝記憶装置3または
主記憶装置2から読出し中であるという信号である。
第4図は記憶装置アクセス間隔判定部10の具体的構成
を示した図である。第4図において、信号線101,1
02,103,104,105,14は第1図の該当信
号と同一である。信号線109は該情報処理装置の制御
部から出される現命令実行開始のタイミング信号であり
、信号線110は現命令実行終了時のタイミング信号で
ある。信号線14は、命令実行時においては信号線10
1により、また命令実行開始時においては信号線106
、すなわち先行制御により命令先取中でなく現命令が相
当時間主記憶装置2へアクセスを出さないという信号に
より、また、命令終了時においては信号線107、すな
わち現命令が分岐命令でなく次に実行する先取命令が相
当時間主記憶装置2へアクセスを出さないという信号に
より、書込緩衝記憶装置3および主記憶装置2に対して
アクセスが出されないということを示す信号である。
この信号線14が8オン1のときに、書込緩衝記憶装置
3から主記憶装置2へ書込んでおけば、次に中央処理装
置100から書込要求が出されても、その書込要求を待
たせる事なく直ちに書込緩衝記憶装置3へ書込むことが
できる。
以上のように本発明によれば、記憶装置アクセス間隔判
定部を設けることにより、主記憶装置へアクセスがない
時間を知り、この時に書込緩衝記憶装置の内容を主記憶
装置に書込んで、書込緩衝記憶装置を空にしておき、次
の書込データを直ち 二に書込緩衝記憶装置に書込める
ようにして、中央処理装置から主記憶装置に対するスル
ープツトを向上させる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すプロツク構成 2図で
ある。 1は演算処理部、2は主記憶装置、3は書込緩衝記憶装
置、4は先取命令レジスタ、6はその命令機能コード部
、5は現実行命令レジスタ、7はその命令機能コード部
、8は先取命令機能コード復号器、9は現実行命令機能
コード復号器、10は記憶装置アクセス間隔判定部、1
1は緩衝記憶装置、12,15,22は書込信号線、1
3は緩衝記憶装置書込データ信号線、14は制御出力信
号線、16,28,29は読出信号線、30はアドレス
レジスタ、31,32はアドレス信号線、100は中央
処理装置、101〜105は制御入力信号線である。 第2図は書込緩衝記憶装置を説明する為の図である。 301はアドレス記憶部、302は書込部位指定部、3
03はデータ記憶部、151,152,153は第1図
の書込信号線15のそれぞれアドレス、書込部位指定、
書込データであり、221,222,223は第1図の
書込信号線22のそれぞれアドレス、書込部位指定、書
込データであり、32および16は第1図の該信号と同
じである。 第3図は緩衝記憶装置を説明する為の図である。111
はリプレース制御部、112はアドレス記憶部、113
はデータ記憶部、11,12,13,28,31は第1
図の該信号と同じである。 第4図は記憶装置アクセス間隔判定部の具体的構成の一
例を示す図である。101,102,103,104,
105,14は第1図の該信号と同じであり、106,
107,109,110は制御信号である。

Claims (1)

    【特許請求の範囲】
  1. 1 主記憶装置へ書込むデータを一旦保持する書込緩衝
    記憶装置と、前記主記憶装置に記憶されているデータの
    一部を保持する緩衝記憶装置を有する情報処理装置にお
    いて、命令実行時に現実行命令レジスタに保持されてい
    る命令語及び先行制御により先取り読出しをして先取命
    令レジスタに保持されている命令語の命令コードを復号
    化することによりそれらの命令の実行形式を判定し、ま
    たデータ読出時において前記緩衝記憶装置に求める読出
    データが存在し前記主記憶装置に対してアクセスを行う
    必要がない時を知り、前記主記憶装置に対するアクセス
    が出されない時間に前記書込緩衝記憶装置に保持されて
    いるデータを前記主記憶装置に書込むことを特徴とする
    記憶装置書込み方式。
JP52003546A 1977-01-18 1977-01-18 記憶装置書込み方式 Expired JPS5922314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52003546A JPS5922314B2 (ja) 1977-01-18 1977-01-18 記憶装置書込み方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52003546A JPS5922314B2 (ja) 1977-01-18 1977-01-18 記憶装置書込み方式

Publications (2)

Publication Number Publication Date
JPS5389327A JPS5389327A (en) 1978-08-05
JPS5922314B2 true JPS5922314B2 (ja) 1984-05-25

Family

ID=11560406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52003546A Expired JPS5922314B2 (ja) 1977-01-18 1977-01-18 記憶装置書込み方式

Country Status (1)

Country Link
JP (1) JPS5922314B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58133696A (ja) * 1982-02-03 1983-08-09 Hitachi Ltd 記憶制御方式

Also Published As

Publication number Publication date
JPS5389327A (en) 1978-08-05

Similar Documents

Publication Publication Date Title
EP0036483B1 (en) Information transfer between a main storage and a cyclic bulk memory in a data processing system
JPS5922314B2 (ja) 記憶装置書込み方式
JPH11110214A (ja) 命令制御システム及びその方法
US5896505A (en) Data transfer system and method for dividing an original data read instruction into individual read demands for each data element
JPS6125168B2 (ja)
JPS6236258B2 (ja)
JPH0646381B2 (ja) 命令取出し装置
JPH0210450A (ja) キヤツシユメモリの先行フエツチ制御方式
JP2760694B2 (ja) マイクロプロセッサ
JPS6053335B2 (ja) 情報処理装置
JP2531209B2 (ja) チャネル装置
JPS62271029A (ja) デイスクキヤツシユ制御方式
JPH01129334A (ja) キャッシュメモリのデータ制御方式
JPS6047617B2 (ja) 情報処理装置
JPH02259945A (ja) ストア処理方式
JPS6047616B2 (ja) 情報処理装置
JPH0136198B2 (ja)
JPH04293136A (ja) キャッシュ制御方式
JPS5841526B2 (ja) チヤネル指令語先取りバツフア制御方式
JPS6036614B2 (ja) 情報処理装置
JPH0526216B2 (ja)
JPS6215645A (ja) 中央処理装置
JPS6055454A (ja) デ−タ転送制御方式
JPS5815813B2 (ja) デ−タシヨリソウチ
JPH04348441A (ja) キャッシュメモリ制御方式