JPS59222936A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS59222936A JPS59222936A JP9823483A JP9823483A JPS59222936A JP S59222936 A JPS59222936 A JP S59222936A JP 9823483 A JP9823483 A JP 9823483A JP 9823483 A JP9823483 A JP 9823483A JP S59222936 A JPS59222936 A JP S59222936A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- etching
- compound semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 150000001875 compounds Chemical class 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 14
- 238000009413 insulation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- UNMYWSMUMWPJLR-UHFFFAOYSA-L Calcium iodide Chemical compound [Ca+2].[I-].[I-] UNMYWSMUMWPJLR-UHFFFAOYSA-L 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 101100125839 Xenopus laevis inka1-a gene Proteins 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Chemical compound BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910001640 calcium iodide Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体レーザー特に埋込み型レーザー等の化
合物半導体装置の製造方法に関するものであり、製造上
の歩留の向上を提供する。
合物半導体装置の製造方法に関するものであり、製造上
の歩留の向上を提供する。
従来例の構成とその問題点
埋込み型半導体レーザーの製造方法は、例えばｎ型Ｉｎ
ｐ基板上にｎクラッド層と呼ばれるｎ型Ｉｎｐ ｍ 、
活性層と呼ばれるＩｎＧａＡａｐ 層、Ｐクラッド層と
呼ばれるＰ型ＩｎＰ層、キャップ層と呼ばれるＰ １４
ｊ ＩｎＧａＡｓＰ 層を順番にエピタキシャル成長
する。その後、前記のキャップ層上に選択的に絶縁膜を
形成してキャップ層、Ｐクラッド層、活性層、ｎクラッ
ド層と順番にエツチングした後、Ｐ型ＩｎＰ層とｎ型Ｉ
ｎＰ層を順番にエピタキシャル成長させ、前記した絶縁
膜による凸部の側面を埋込む。
ｐ基板上にｎクラッド層と呼ばれるｎ型Ｉｎｐ ｍ 、
活性層と呼ばれるＩｎＧａＡａｐ 層、Ｐクラッド層と
呼ばれるＰ型ＩｎＰ層、キャップ層と呼ばれるＰ １４
ｊ ＩｎＧａＡｓＰ 層を順番にエピタキシャル成長
する。その後、前記のキャップ層上に選択的に絶縁膜を
形成してキャップ層、Ｐクラッド層、活性層、ｎクラッ
ド層と順番にエツチングした後、Ｐ型ＩｎＰ層とｎ型Ｉ
ｎＰ層を順番にエピタキシャル成長させ、前記した絶縁
膜による凸部の側面を埋込む。
以上の製造方法に関し、レーザーダイオードの発振しき
い値電流を低減すること及び横モードの１゛１を一化の
ために、前記した活性層の幅を細くすることが要求され
るＯそのために、前記した凸部の形成に於て、俗に逆メ
サと呼ばれる形状にエツチングする。エッチ７グ液とし
ては、ブロム糸、塩酸系、硝酸系、硫酸系などを使用し
ている０このようなエツチング液は、前記したＩｎＰ
ｌ＋ｌ 、 ＩｎＧａＡｓＰ層に対して選択性を有し
ているのでエツチング液を組合せて用いる。しかし、前
記したキャップ層（Ｐ型Ｉ ｎＧａＡｓＰ層）は一番最
初にエツチングされるが、その後のＰクラッド層、活性
層のエツチングの際に横方向にサイドエッチが進行する
。
い値電流を低減すること及び横モードの１゛１を一化の
ために、前記した活性層の幅を細くすることが要求され
るＯそのために、前記した凸部の形成に於て、俗に逆メ
サと呼ばれる形状にエツチングする。エッチ７グ液とし
ては、ブロム糸、塩酸系、硝酸系、硫酸系などを使用し
ている０このようなエツチング液は、前記したＩｎＰ
ｌ＋ｌ 、 ＩｎＧａＡｓＰ層に対して選択性を有し
ているのでエツチング液を組合せて用いる。しかし、前
記したキャップ層（Ｐ型Ｉ ｎＧａＡｓＰ層）は一番最
初にエツチングされるが、その後のＰクラッド層、活性
層のエツチングの際に横方向にサイドエッチが進行する
。
第１図に従来の製造方法によるキう・ツブ層のサイド・
エッチを示す０１０１はｎ型ＩｎＰ基板。
エッチを示す０１０１はｎ型ＩｎＰ基板。
１０２はｎクラッド層であるｎ型ＩｎＰ層、１０３ｔ−
１活性層であるＩｎＧａＡｓＰ １４． １０４はＰク
ラッド層であるＰ型ＩｎＰ層、１０５はキャップ層であ
るＰ型ＩｎＧａＡｓＰ１ｄ 、 １０６は選択的に形成
した絶縁膜を示す。そして、ｅはキャップ層のサイド・
エッチ量ヲ示す０このサイドｑコーノチによって、キャ
ップ層１０５の幅が狭くなるため、抵抗性電極形成に関
し直列抵抗を増加させる０そのために半導体レーザーの
嶽分潰子効率を低下させてし捷う０壕だ、埋込みエピタ
キシャル成長特に、絶縁１換１０６が剥離してし捷う。
１活性層であるＩｎＧａＡｓＰ １４． １０４はＰク
ラッド層であるＰ型ＩｎＰ層、１０５はキャップ層であ
るＰ型ＩｎＧａＡｓＰ１ｄ 、 １０６は選択的に形成
した絶縁膜を示す。そして、ｅはキャップ層のサイド・
エッチ量ヲ示す０このサイドｑコーノチによって、キャ
ップ層１０５の幅が狭くなるため、抵抗性電極形成に関
し直列抵抗を増加させる０そのために半導体レーザーの
嶽分潰子効率を低下させてし捷う０壕だ、埋込みエピタ
キシャル成長特に、絶縁１換１０６が剥離してし捷う。
従来の製造方法は、以上に説明した欠点を有しているた
め、安定な製造が困難であった。
め、安定な製造が困難であった。
発明の目的
本発明は、以上に説明した従来の製造方法の欠点に鑑み
てキャップ層のサイド・エッチを防止する製造方法を提
供し、もって半導体レーザーの安定な製造を目的とする
。
てキャップ層のサイド・エッチを防止する製造方法を提
供し、もって半導体レーザーの安定な製造を目的とする
。
発明の構成
本発明にかかる化合物半導体装置の製造方法は、化合物
半導体基板上に形成したヘテロ接合を含む少くとも第１
．第２の化合物半導体層を選択的にエツチングするに際
し、前記第１の化合物半導体層上に第１の絶縁膜を選択
的に形成する工程と、前記第１の絶縁膜をマスクとして
前記第１の化合物半導体層だけを選択的にエツチングす
る工程と、前記エツチングによって形成した第１の化合
物半導体層の凸部を含むように選択的に第２の絶縁膜を
形成する工作と、前記第２の絶縁１漢をマスクとして前
記第２の化合物半導体層をエツチングする工程とを有す
るものである。
半導体基板上に形成したヘテロ接合を含む少くとも第１
．第２の化合物半導体層を選択的にエツチングするに際
し、前記第１の化合物半導体層上に第１の絶縁膜を選択
的に形成する工程と、前記第１の絶縁膜をマスクとして
前記第１の化合物半導体層だけを選択的にエツチングす
る工程と、前記エツチングによって形成した第１の化合
物半導体層の凸部を含むように選択的に第２の絶縁膜を
形成する工作と、前記第２の絶縁１漢をマスクとして前
記第２の化合物半導体層をエツチングする工程とを有す
るものである。
実施例の説明
第２図に本発明による第１の実施例の方法を示す。第２
図人に於て、１０１けｎ型ＩｎＰ基板。
図人に於て、１０１けｎ型ＩｎＰ基板。
１０２はｎクラッド層でｎ型ＩｎＰ層、１０３は活性層
でＩｎＧａＡｓＰ層、１０４はＰクラッド層でＰ型Ｉｎ
Ｐ層、 １０５はキャップ層でＰ型ＩｎＣＴａＡｓＰ
層。
でＩｎＧａＡｓＰ層、１０４はＰクラッド層でＰ型Ｉｎ
Ｐ層、 １０５はキャップ層でＰ型ＩｎＣＴａＡｓＰ
層。
１０６は選択的に形成した第１の絶縁膜を示す。
絶縁１１勺１０６は５１０２ もしくはＳｉ３Ｎ４で
よい。こうしたのち、絶縁１１％ １０６をマスクとし
てキャップ層１０６を選（尺エッチノグする。エツチン
グ液としては主ＶＣ硫酸系が用いられる０この場合、エ
ツチング液としては、Ｐクラッド層１０４をエツチング
しな゛いよすな選択性があることが好捷しい０キヤツプ
Ｉｆ＋７１０６を第２図人のように選択的にエツチング
した後、第１の絶縁膜１０６を除去する０その後、凸状
に形成したキャップ層１０５の側面及び上面を含むＰク
ラッド層１０４の全面に第２の絶縁膜１０７を形成する
。絶縁膜１０７は５１０２ もしくはＳｉ３Ｎ４であ
ってよい０そしてその形成には、前記した凸状のキャッ
プ層１０５０（ｌｌ１１面にも絶縁膜を形成することか
ら減圧ＣＶＤ 法が好ましい。絶縁膜１０７の膜厚け
、後の埋込みエピタキシャル成長時にクランクが発生し
たりあるいは剥離することのないように、薄くしておく
ことが好すしい。しかる後、フォトリソグラフィー技術
によって前記の凸部を含むように第２図Ｂのごとく絶縁
ｉ％ １ｏ７を選択的に残置するようにエツチング処理
を行なう。この後、Ｐクラッド層１０４、活性１ｄ １
０３及びｎクラッドｌｌ７１ｏ２をエツチングして埋込
エピタキシャル成長を完了させ埋込型半導体レーザーを
形成する。
よい。こうしたのち、絶縁１１％ １０６をマスクとし
てキャップ層１０６を選（尺エッチノグする。エツチン
グ液としては主ＶＣ硫酸系が用いられる０この場合、エ
ツチング液としては、Ｐクラッド層１０４をエツチング
しな゛いよすな選択性があることが好捷しい０キヤツプ
Ｉｆ＋７１０６を第２図人のように選択的にエツチング
した後、第１の絶縁膜１０６を除去する０その後、凸状
に形成したキャップ層１０５の側面及び上面を含むＰク
ラッド層１０４の全面に第２の絶縁膜１０７を形成する
。絶縁膜１０７は５１０２ もしくはＳｉ３Ｎ４であ
ってよい０そしてその形成には、前記した凸状のキャッ
プ層１０５０（ｌｌ１１面にも絶縁膜を形成することか
ら減圧ＣＶＤ 法が好ましい。絶縁膜１０７の膜厚け
、後の埋込みエピタキシャル成長時にクランクが発生し
たりあるいは剥離することのないように、薄くしておく
ことが好すしい。しかる後、フォトリソグラフィー技術
によって前記の凸部を含むように第２図Ｂのごとく絶縁
ｉ％ １ｏ７を選択的に残置するようにエツチング処理
を行なう。この後、Ｐクラッド層１０４、活性１ｄ １
０３及びｎクラッドｌｌ７１ｏ２をエツチングして埋込
エピタキシャル成長を完了させ埋込型半導体レーザーを
形成する。
第３図は、本発明による第２の実施例を示す０第３図に
おいて、第１図と同一番号で指示する構成図は同一の構
成物を示す。第２の実施例においてキャップ層’＋ｏｓ
までのエツチングは第１の実用例と同じである。その後
、第１の絶縁１摸１０６を残しだ丑−土、第２の絶縁膜
１０８を第３図人に示すように形成する。第２の絶縁膜
１０８の膜厚は、第１の絶縁膜１０６の膜厚よりも厚く
してキャンプ層］０５の段差部分を被發する。
おいて、第１図と同一番号で指示する構成図は同一の構
成物を示す。第２の実施例においてキャップ層’＋ｏｓ
までのエツチングは第１の実用例と同じである。その後
、第１の絶縁１摸１０６を残しだ丑−土、第２の絶縁膜
１０８を第３図人に示すように形成する。第２の絶縁膜
１０８の膜厚は、第１の絶縁膜１０６の膜厚よりも厚く
してキャンプ層］０５の段差部分を被發する。
その後、反応性ガスエッチフグ法によってガス系をＣＦ
４ 、 ＣａＩ２等でエツチングする０平坦部分の絶縁
膜１０８のエツチングが終了した時点でエツチングを停
止すると、第３図Ｂのように反応性ガスエソチノグの方
向性のため前記のキャップ層１０５の段差部周辺には第
２の絶縁膜１０８が残置する。キャンプ層１０５の凸部
上面には第１の絶縁膜１０６が残置している。このよう
にして、第２の絶縁膜１０８のエツチングをフォトリソ
グラフィー技術によらないで形成する。しかる後、本発
明の第１の実施例と同様にＰクラッド層１０４゜活性層
１０３．ｎクラッド層１０２をエツチングして埋込み型
の１を導体レーザーを作る。
４ 、 ＣａＩ２等でエツチングする０平坦部分の絶縁
膜１０８のエツチングが終了した時点でエツチングを停
止すると、第３図Ｂのように反応性ガスエソチノグの方
向性のため前記のキャップ層１０５の段差部周辺には第
２の絶縁膜１０８が残置する。キャンプ層１０５の凸部
上面には第１の絶縁膜１０６が残置している。このよう
にして、第２の絶縁膜１０８のエツチングをフォトリソ
グラフィー技術によらないで形成する。しかる後、本発
明の第１の実施例と同様にＰクラッド層１０４゜活性層
１０３．ｎクラッド層１０２をエツチングして埋込み型
の１を導体レーザーを作る。
発明の効果
本発明によれば、半導体レーザー等を含む化合物半導体
素子の製造方法について （１） キャップ層のサイドエツチングによる細りを
なくし、抵抗性電極の直列抵抗を低下することができ、
発光効率を高めることができる０（２）キャップ層のサ
イドエツチングがないため、絶縁膜周辺部直下が空胴化
することがないので埋込みエピタキシャル成長時に絶縁
膜の剥離がない。
素子の製造方法について （１） キャップ層のサイドエツチングによる細りを
なくし、抵抗性電極の直列抵抗を低下することができ、
発光効率を高めることができる０（２）キャップ層のサ
イドエツチングがないため、絶縁膜周辺部直下が空胴化
することがないので埋込みエピタキシャル成長時に絶縁
膜の剥離がない。
（３）埋込み型の半導体レーザーを作る際、本発明によ
る実施例に示すように、いわゆる逆メサ形状で活性層１
０３の幅を最小にすることが横モードの単一化のために
望しい○本発明によればキャップ層１０５の上面及び側
面に形成した絶縁膜の端部からＰクラッド層１０４のエ
ツチングを開始できることから、逆メサの形状の均−性
及び活性層１０５の幅を最小に制御することが容易であ
る。
る実施例に示すように、いわゆる逆メサ形状で活性層１
０３の幅を最小にすることが横モードの単一化のために
望しい○本発明によればキャップ層１０５の上面及び側
面に形成した絶縁膜の端部からＰクラッド層１０４のエ
ツチングを開始できることから、逆メサの形状の均−性
及び活性層１０５の幅を最小に制御することが容易であ
る。
以上の効果は、半導体レーザーを安定にしかも特性を均
一に製造することを容易にするもので工業的に十分に価
値を有する。なお、実施例においては、ＩｎＰ／ＩｎＧ
ａＡｓＰ系を用い士ｔだが、ＧａＡｓ／Ａｌ（ｒａＡｓ
糸ＧａＡｓ／ＩｎＣａＡｓ 系にも使用することが可能
である。
一に製造することを容易にするもので工業的に十分に価
値を有する。なお、実施例においては、ＩｎＰ／ＩｎＧ
ａＡｓＰ系を用い士ｔだが、ＧａＡｓ／Ａｌ（ｒａＡｓ
糸ＧａＡｓ／ＩｎＣａＡｓ 系にも使用することが可能
である。
なお、本発明の実施例として、半導側・レーザー特に埋
込み型について説明をしてきたが、他の半導体レーザー
、受光素子１回折格子の形成など選択性エツチング液を
用いるエツチングに於て、形状不良を防止する上で本発
明は有用である０
込み型について説明をしてきたが、他の半導体レーザー
、受光素子１回折格子の形成など選択性エツチング液を
用いるエツチングに於て、形状不良を防止する上で本発
明は有用である０
第１図は従来のキャップ層エッチ／グの状態を示す断面
図、第２図Ａ、Ｂは本発明の第１の実施例の製造工程断
面図、第３図Ａ、Ｂは本発明による第２の実施例による
製造工程断面図である。 １ｏ１・・・・・化合物半導体基板、１０２，１０３゜
１０４、１０６・・・・・・化合物半導体層、１０６，
１０７゜１０８ ・・・・・絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 １０６ 第３図 ｉ１ＪＪＪＪＩ
図、第２図Ａ、Ｂは本発明の第１の実施例の製造工程断
面図、第３図Ａ、Ｂは本発明による第２の実施例による
製造工程断面図である。 １ｏ１・・・・・化合物半導体基板、１０２，１０３゜
１０４、１０６・・・・・・化合物半導体層、１０６，
１０７゜１０８ ・・・・・絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 １０６ 第３図 ｉ１ＪＪＪＪＩ
Claims (2)
- （１）化合物半導体基板上に形成したヘテロ接合を含む
少くとも第１．第２の化合物半導体層を選択的にエツチ
ングするに際し、前記第１の化合物半導体層」二に第１
の絶縁膜全選択的に形成する工程と、前記第１の絶縁膜
をマスクとして前記第１の化合物半導体層だけを選択的
にエツチングする工程と、前記エツチングによって形成
した第１の化合物半導体層の凸部を含むように選択的に
第２の絶縁１模を形成する工程と、前記第２の絶縁膜を
マスクとして前記第２の化合物半導体層をエツチングす
る工程とを有することを特徴とする化合物半導体装置の
製造方法。 - （２）選択的に形成する第２の絶縁膜は、第１の化合物
半導体層の凸部を含む全面に第１の絶縁膜を・含んで形
成した後、反応性ガスによるエツチングを行ない前記第
１の化合物半導体層の側面及び上面に形成することを特
徴とする特許請求の範囲第１項に記載の化合物半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823483A JPS59222936A (ja) | 1983-06-01 | 1983-06-01 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823483A JPS59222936A (ja) | 1983-06-01 | 1983-06-01 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59222936A true JPS59222936A (ja) | 1984-12-14 |
Family
ID=14214266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9823483A Pending JPS59222936A (ja) | 1983-06-01 | 1983-06-01 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222936A (ja) |
-
1983
- 1983-06-01 JP JP9823483A patent/JPS59222936A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450255B1 (en) | Process for forming the ridge structure of a self-aligned semiconductor laser | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH03106026A (ja) | メサ型半導体基体の製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP2001244569A (ja) | 半導体レーザ発光装置の製造方法 | |
| JPS59222936A (ja) | 化合物半導体装置の製造方法 | |
| JPH0552676B2 (ja) | ||
| KR940005759B1 (ko) | 레이저 다이오드 제조방법 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JPH04249384A (ja) | 半導体発光素子の製造方法 | |
| JP3033664B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3133555B2 (ja) | 半導体レーザ素子 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| KR100283958B1 (ko) | 레이저 다이오드 제작 방법 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| KR950008859B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JP2000164964A (ja) | 半導体レ―ザ装置の製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0537079A (ja) | 半導体レーザダイオードの製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPS6132552A (ja) | 半導体装置の製造方法 |