KR950008859B1 - 반도체 발광소자 및 그 제조방법 - Google Patents
반도체 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR950008859B1 KR950008859B1 KR1019920007450A KR920007450A KR950008859B1 KR 950008859 B1 KR950008859 B1 KR 950008859B1 KR 1019920007450 A KR1019920007450 A KR 1019920007450A KR 920007450 A KR920007450 A KR 920007450A KR 950008859 B1 KR950008859 B1 KR 950008859B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting device
- semiconductor light
- cladding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005253 cladding Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 230000010365 information processing Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000001459 lithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 반도체 발광소자의 단면도.
제2도는 본 발명에 의한 반도체 발광소자의 단면도.
제3도의 (a)-(b)는 본 발명에 의한 제2도의 제조공정순서도이다.
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 특히 가시광선영역(630-670nm)의 파장을 갖는 광정보 처리(Optical Information Processing)용의 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 발광소자는 제1도에 도시한 바와 같이, N형 GaAs기판(10)과 상기 기판(10)위에 순차적으로 적층되는 N형 InGaAIP 제1클래드층(12), N형 InGaP의 활성층(14), P형 InGaAIP의 제2클래드층(16) 및 P+형 GaAs 캡층(18)이 형성되어 있다.
그리고 상기 P+형 GaAs 캡층(18)의 상부에 SiO2또는 Si3N4등으로 이루어진 스트라이프(Stripe) 형태의 절연막(20)이 형성되어 있다.
또한 상기 스트라이프 형태의 절연막(20) 및 상기 P+형 GaAs캡층(18)의 전표면에 P형 전극(22)이, N형 GaAs 기판(10)의 하부에 N형 전극(24)이 형성되어 있다.
이와 같이 구성되어 이루어진 반도체 발광소자의 제조방법을 간단히 설명하면, 먼저 N형 GaAs 기판(10) 위에 N형 InGaAIP 제1클래드층(12), N형 InGaP의 활성층(14), P형 InGaAIP의 제2클래드층(16) 및 P+형 GaAs 캡층(18)을 순차적으로 유기금속 화합물을 이용한 화학 기상 성장(Metal-Organic Chemical Vapor Deposition; 이하 MOCVD라 한다)법에 의하여 다층 성장을 행한다. 그 다음 SiO2또는 Si3N4등을 기체 상태에서의 화학반응을 이용한 화학적 기상성장(Chemical Vapor Deposition ; 이하 CVD라 한다)법 및 스퍼터링(Sputtering)법으로 P+형 GaAs 캡층(18)위에 층착한 후 공진기 방향에 리소그래피 기술과 화학적 에칭(Chemical etching)을 사용하여 스트라이프 형태의 절연막(20)을 형성한다. 다음에 상기 절연막(20) 및 P+형 GaAs 캡층(18)의 전 표면에 P형 전극(22), N형 GaAs 기판(10) 하부에 N형 전극(24)을 형성하면 소자구조가 완성된다.
이와같이 종래 기술에 의한 반도체 발광소자는 InGaAIP를 클래드층의 재료로 하고, InGaP를 활성층으로하여 통상의 MOCVD법을 사용하여 메사스트라이프(Mesa Stripe)구조로 전류 제한 영역을 형성한 구조의 소자이다.
따라서, 종래 기술에서는 InGaAIP 제2클래드층 상부에 GaAs 캡층을 순서대로 적층한 후, 통상의 리소그래피(Lithography) 및 선택적 에칭(Selective etching)을 통하여 메사 스트라이프 형태로 전류를 제한하여 발진 개시 전류 저감화와 상온에서 연속발진(Continuous Wave ; 이하 CW라 한다)특성을 향상시켰다.
그러나, InGaAIP를 클래드층으로 사용하므로 액상결정성장(Liquid Phase Epitaxy ; 이하 LPE라 한다)법으로는 제작이 불가능한 문제점이 있었다.
또한, 매립형(Buried Heterostructure) 구조와 같이 향상된 구조의 소자를 제작하기 어려운 문제점이 있었다.
또한, 발생된 빛이 활성층의 가로방향으로 확산되어 안정된 기본 횡모우드를 유지하기 어려운 문제점이 있었다.
본 발명의 목적은 이와같은 종래의 반도체 발광소자에서 발생되는 문제점을 해결하기 위한 것으로, InGaAIP 대신 InGaP층과 격자정합(Lattice-matching)이 되면서 LPE로 제작이 용이한 AIGaAs를 클래드층으로 사용한 반도체 발광소자를 제공하는데 있다.
본 발명의 다른 목적은 낮은 발진 개시 전류 그리고 안정된 기본 횡모우드를 유지할 수 있는 반도체 발광소자를 제공하는데 있다.
본 발명의 또 다른 목적은 상기한 반도체 발광소자의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명에 따른 반도체 발광소자는 제2도전형의 기판과 상기 기판위에 수직 메사 형태로 형성된 제2도전형의 제1클래드층, 언도우프 활성층, 제1도전형의 제2클래드층, 저항 접촉층인 제1도전형의 캡층, 스트라이프 형태의 절연막, 제1도전형 전극 및 제2도전형 전극으로 형성된 매립형 반도체 발광소자로서, 상기 수직 메사 형태로 형성된 제1 및 제2클래드층과 활성층의 양쪽에 윈도우층과 역메사 구조 형태의 전류 제한층을 구비한다.
또한, 본 발명에 따른 반도체 발광소자의 제조방법은, 1차 에피성장을 통해 기판상에 제1클래드층, 활성층 및 제2클래드층으로 이루어지는 이중 이종구조(Double Hetero Structure)를 만든 다음 그 상부에 에칭마스크를 형성하는 공정과; 상기 에칭 마스크를 마스크로 하고 식각용액을 사용하여 식각해내어 메사(mesa) 구조를 형성한 후 상기 에칭 마스크를 제거하는 공정과; 윈도우층 및 전류 제한층을 형성하기 위한 2차 에피성장시 볼록한 제2클래드층 부분까지 접촉하는 평형 또는 과포화된 용액에 의해 자연스럽게 되녹임되어 역메사 구조를 갖도록하여 이루어진 공정을 포한한다.
상기와 같이 구성된 본 발명은 첨부된 도면을 참고로하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 반도체 발광소자의 단면도를 도시한 것으로서, 상기 반도체 발광소자는 p+형 GaAs 기판(30)의 소정부분에 P형 AlXGa1-XAs 제1클래드층(x∼0.7)(32), 언도우프 InyGa1-yP 활성층(y∼0.5)(34), N형 AlxGa1-xAs 제2클래드층(x∼0.7)(36)이 메사형태의 구조로 적층되어 있으며, 상기 메사형태구조의 양쪽에는 P형 AlxGa1-xAs 윈도우층(x∼0.7)(40) 및 역메사 구조형태의 P+형 GaAs 전류 제한층(42)이 적층되어 있다.
또한, 상기 전류 제한층(42) 및 제2클래드층(36)의 표면에는 N+형 GaAs 저항 접촉층인 캡층(44)이 형성되어 있으며, 또 상기 캡층(44)위에는 스트라이프 형태의 절연막(46)이 형성되어 있다.
또한, 상기 절연막(36) 및 캡층(44)의 표면에 AuGe/Ni/Au등으로 이루어진 N형 전극(48), P+형 GaAs기판(30)의 하부에 Cr/Mo/Au 등으로 이루어진 P형 전극(50)이 각각 오믹접촉(Ohmic Contact)을 이루며 형성되어 있다.
또, 제3도의 (a)-(c)는 제2도의 반도체 발광소자를 제조하는 제조공정 순서도이다.
제3도의 (a)에 도시한 바와같이, P+형 GaAs 기판(30)위에 액상 결정 성장법에 의하여 P형 AlxGa1-xAs 제1클래드층(x∼0.7)(32), 언도우프 InyGa1-yP 활성층(y∼0.5)(34), N형 AlxGa1-xAs 제2클래드층(x∼0.7)(36)을 1회째 성장을 통하여 순차적으로 성장 형성한다. 그 다음 SiO2또는 Si3N4등을 CVD 및 스퍼터링법으로 상기 제2클래드층(36)위에 증착하여 마스크막(38)을 형성한다.
이때, 활성층(34)은 N형, P형 또는 언도우프층 어느 것으로도 형성할 수 있으며, InGaP의 물질특성에 의해 가시영역의 빛을 발생한다.
또한, 제1 및 제2클래드층(32),(36)은 활성층(34)과 격자 정합을 이루기 위해 InGaAIP 대신 AlGaAs를 사용하였으며, 알루미늄(Al)의 함유량이 70% 정도이므로 활성층(34)보다 광굴절율이 작게되어 발생된 빛이 상기 활성층(34)내에 제한된다.
제3도의 (b)에 도시한 바와같이, 다음 마스크막(38)상에 리소그래피 공정으로 마스크 패턴을 형성한 후 마스크막(38)을 에칭하여 마스크 창을 형성하며, 화학적 에칭을 사용하여 제2클래드층(36), 활성층(34) 및 제1클래드층(42)를 메사에칭하여 메사형태의 구조를 형성한다.
이때, 화학적 에칭시에 사용된 에칭액은 황산(H2SO4)계 용액을 이용하였다.
도한, 메사형태의 구조는 액상결정 성장시 로(Furnace)내에서 멜트 백(Melt Back)에칭에 의해 기판(30)영역까지 멜트 에칭하여 형성할 수도 있다.
그 다음 이와같이 형성된 메사형태 구조의 양쪽에 액상성장법에 의하여 P형 AlxGa1-xAs 윈도우층(x∼0.7)(40)과 P+형 GaAs 전류 제한층(42)을 2회째 성장을 통하여 성장 형성한다. 그 다음 마스크막(38)을 제거한다.
이때, 2차 에피성장시 상기 공정에서 형성된 볼록한 활성층 부분이 접촉하는 평형 또는 과포화된 용액에 의해 자연스럽게 되녹임 되는 공정으로 이루어진 역메사형태의 전류 제한층(42)이 형성된다.
또한, 윈도우층(40) 및 전류 제한층(42)은 활성층(34)에서 발생된 빛이 확산되는 것의 방지하여 안정된 기본 횡모우드를 유지할 수 있다.
제3도의 (c)에 도시한 바와같이, 이와같이 형성된 구조의 전류제한층(42) 및 제2클래드층(36)의 표면에 저항 접촉층인 N+형 GaAs 캡층(44)을 형성한다.
그 다음 SiO2또는 Si3N4등을 CVD 및 스퍼터링법으로 N+형 GaAs 캡층(44)위에 증착한 후 리소그래피 기술과 화학적 에칭을 사용하여 스트라이프 형태의 절연막(46)을 형성한다.
다음에, 상기 절연막(46) 및 N+형 GaAs 캡층(44)의 전표면에 AuGe/Ni/Au 등으로 이루어진 N형 전극(48), P+형 전극(50)을 형성하면 소자구조가 완성된다.
이상에서와 같이 본 발명은 종래의 MOCVD에 의한 InGaAIP 클래드층의 성장대신에 LPE법에 의한 AlGaAs 클래드층의 성장으로 에피택시의 변수를 줄여 보다 재현성 있는 클래드층의 성장이 가능할 수 있다.
또한, LPE법의 불균일 성장 기술을 적용하므로 고신뢰도의 매립형 구조(Buried Heterostructure) 반도체 발광소자를 제공할 수 있다.
또한, 발진 개시 전류의 저감화 및 광출력 증대에 기여할 수 있고 안정된 기본 횡모우드를 유지할 수 있다.
Claims (10)
- 제2도전형의 기판과, 상기 기판위에 수직 메사형태로 형성된 제2도전형의 제1클래드층, 언도우프 활성층, 제1도전형의 제2클래드층, 저항접촉층인 제1도전형의 캡층, 스트라이프 형태의 절연막, 제1도 전형 전극 및 제2도전형 전극으로 형성된 매립형 반도체 발광소자에 있어서, 상기 수직 메사 형태로 형성된 제1 및 제2클래드층과 활성층의 양쪽에 윈도우층과 역메사 구조형태의 전류 제한층을 구비함을 특징으로 하는 매립형 반도체 발광소자.
- 제1항에 있어서, 상기 활성층은 언도우프 InyGa1-yP(y∼0.5)으로 된 매립형 반도체 발광소자.
- 제1항에 있어서, 상기 제1 및 제2클래드층과 윈도우층은 AlxGa1-xAs(x∼0.7)으로 된 매립형 반도체 발광소자.
- 매립형 반도체 발광소자의 제조방법에 있어서, 1차 에피성장을 통해 기판상에 제1클래드층, 활성층 및 제2클래드층으로 이루어지는 이중 이종구조(Double Hetero Structure)를 만든 다음, 그 상부에 에칭마스크를 형성하는 공정과; 상기 에칭 마스크를 마스크로 하고 식감용액을 사용하여 식각해내어 메사(mesa) 구조를 형성한 후 상기 에칭 마스크를 제거하는 공정과; 윈도우층 및 전류 제한층을 형성하기 위한 2차 에피성장시 볼록한 제2클래드층 부분까지 접촉하는 평형 또는 과포화된 용액에 의해 자연스럽게 되녹임되어 역메사 구조를 갖도록하는 공정과; 상기 전류 제한층과 제2클래드층위에 저항접촉층인 캡층을 형성하는 공정과; 상기 캡층위에 스트라이프 형태의 절연막을 형성하는 공정과; 상기 절연막 및 캡층의 상부와 기판의 상부에 각각 전극을 형성하는 공정을 포함하는 매립형 반도체 발광소자의 제조방법.
- 제4항에 있어서, 상기 제1 및 제2클래드층과 윈도우층은 AlxGa1-xAs(x∼0.7)으로 이루어진 매립형 반도체 발광소자의 제조방법.
- 제4항에 있어서, 상기 활성층은 InyGa1-yP(y∼0.5)으로 이루어진 매립형 반도체 발광소자의 제조방법.
- 제4항에 있어서, 상기 에칭마스크는 SiO2또는 Si3N4으로 이루어진 매립형 반도체 발광소자의 제조방법.
- 제4항에 있어서, 상기 메사구조는 화학적 에칭 또는 멜트백(melt Back) 에칭에 의해 형성된 매립형 반도체 발광소자의 제조방법.
- 제4항에 있어서, 상기 식각용액은 황산(H2SO4)계 용액으로 이루어진 매립형 반도체 발광소자의 제조방법.
- 제4항에 있어서, 상기 반도체층들의 형성공정은 액상결정 성장법에 의해 형성된 매립형 반도체 발광소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007450A KR950008859B1 (ko) | 1992-05-01 | 1992-05-01 | 반도체 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007450A KR950008859B1 (ko) | 1992-05-01 | 1992-05-01 | 반도체 발광소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024201A KR930024201A (ko) | 1993-12-22 |
| KR950008859B1 true KR950008859B1 (ko) | 1995-08-08 |
Family
ID=19332621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920007450A KR950008859B1 (ko) | 1992-05-01 | 1992-05-01 | 반도체 발광소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008859B1 (ko) |
-
1992
- 1992-05-01 KR KR1019920007450A patent/KR950008859B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024201A (ko) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0259026B1 (en) | Double-heterostructure semiconductor laser with mesa stripe waveguide | |
| US4121179A (en) | Semiconductor injection laser | |
| US4380861A (en) | Method of making a semiconductor laser by liquid phase epitaxial growths | |
| US4719633A (en) | Buried stripe-structure semiconductor laser | |
| JP2716693B2 (ja) | 半導体レーザー | |
| EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| JPH0983071A (ja) | 半導体レーザ | |
| KR950008859B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| US4858241A (en) | Semiconductor laser device | |
| KR940005759B1 (ko) | 레이저 다이오드 제조방법 | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| EP0614257A2 (en) | Gain-guided type laser diode | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP3005998B2 (ja) | 半導体レーザの製造方法 | |
| JP2812187B2 (ja) | 半導体レーザの製造方法 | |
| JPH0734493B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| KR100239498B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| JPS6318875B2 (ko) | ||
| JPH02174287A (ja) | 半導体レーザー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |