JPS59215753A - 回路部品の封止方法 - Google Patents

回路部品の封止方法

Info

Publication number
JPS59215753A
JPS59215753A JP9182383A JP9182383A JPS59215753A JP S59215753 A JPS59215753 A JP S59215753A JP 9182383 A JP9182383 A JP 9182383A JP 9182383 A JP9182383 A JP 9182383A JP S59215753 A JPS59215753 A JP S59215753A
Authority
JP
Japan
Prior art keywords
resin
substrate
layers
chips
conductor layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9182383A
Other languages
English (en)
Inventor
Eiichi Tsunashima
綱島　「えい」一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9182383A priority Critical patent/JPS59215753A/ja
Publication of JPS59215753A publication Critical patent/JPS59215753A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は印刷配線回路基板を用いてチップ部品を搭載し
、これを樹脂封止する方法に関する。
従来例の構成とその問題点 印刷配線回路基板上への電子部品の装着は、従来、個別
に封止され、その電極端子のみを外部リードとして有す
る電子部品を、その外部リードと基板上の配線接続部と
で導電接着して行なうのが一般的であった。しかし、こ
のような従来の電子部品装着方法では、印刷配線回路基
板上で電子部品の占有する面積が大きいので、高密度化
の障碍になる。
発明の目的 本発明は印刷配線回路基板上に電子部品を高密度に実装
し得るとともに、同電子部品の品質低下防止にも確実に
役立つ回路部品の封止方法を提供するものである。
発明の構成 本発明は、要約するに、印刷配線回路基板にチップ部品
を載置し、金属細線により前記チップ部品を前記基板上
の配線接続部に電気的接続したのち、前記チップ部品お
よび前記金属細線を含む前記配線接続部を樹脂のトラン
スファ法により成型封止する工程をそなえた回°路部品
の封止方法であり、これにより、基板土工の電子部品装
着の高密度化が実現されるとともに、チップ部品を基板
上で確実に封止することにより、品質の安定性、信頼性
が向上する。
実施例の説明 本発明に用いる印刷配線回路基板の基板材料としては、
紙基材フェノール樹脂積層板、紙基材エポキシ樹脂積層
板、ガラス布基材エポキシ樹脂積層板、ガラス布基材ポ
リイミド樹脂積層板、ガラスマ・・ト基材ポリエステル
ｉ脂積層板、ガラスマット基材エポキシ樹脂積層板、ガ
ラス布基材テフロン樹脂積層板が選択され、通常、厚さ
ｏ、ｓ　ｍ〜０．０５１ｍのものが選ばれる。壕だ、厚
さ０．１２５助以下のフィルム状基板も、テフロン、ポ
リイミド、ポリエステル、ポリスルフォン、三弗化塩化
エチレンの各基材から選択して用いられる。さらに、ア
ルミニウムまたはその合金、鉄またはその合金の金属板
あるいは金属箔の表面に絶縁物質を付着させたものも基
板材料として用られ、さらにまた、フェノール、エポキ
シ、フェノール変性エポキシ、ポリエステル、ポリウレ
タン、ポリブタジェン、シリコーンなどの各成型樹脂板
も、必要に応じて、選択対象となる。配線用層は、銅箔
が主に用いられるが、その形成技術として電着法捷たは
圧延法により製造された銅箔を接着材で張り合わせたの
ち、マスクを印刷して選択的にパターン形成を行なうの
が普通である。配線用層は、また、ダイスタンピングに
より選択的にパターン状に接着形成することもでき、さ
らに、無電解めっき法あるいは電解めっき法を用いて、
基板上に銅を直接付着させる方法、銅、銀、ニッケル等
の微粉を樹脂バインダに混合したペースト状物質の印刷
塗着法による導電性パターンを形成する方法なども、そ
れぞれ、適宜オＩ」用される。とくに、高密度、高精度
の配線を求める際には、金属基板に圧延銅箔を張り合わ
せたのち、ホトレジストマスクを用いて、塩化第２銅エ
ツチング液によって配線パターン形成するのが最良であ
る。捷だ、チップ部品に半導体チップを用いるときは、
配線用層にこれを直接的に接着するので、膨張係数の近
いものを選択的に組み合わせて用いるのがよい。なお、
膨張係数の差や、半導体チップに対して残留歪を与えな
いようにするには、介在する樹脂接着層のヤング率の大
小によって、それを緩和することも可能であシ、とシわ
け、可撓性と耐熱性とを両立させる接着材層を設けるの
が好適である。このような用途に対しては、たとえば、
芳香族アミンアダクトを硬化剤とするエポキシ樹脂を、
１５０″Ｃの温度で硬化処理したものが実用できる。
本発明を実施例によシ詳しく述べる。
第１図ａ−Ｃは本発明の実施例を工程順に示す基板断面
図である。まず、第１図ａで、基板１に銅箔よりなる導
体層２を所望パターンの配線として形成し、ついで、第
１図すで、チップ搭載予定部ならびに金柄細線接続予定
部に、オーミックコンタクト性のよいめっき層３を選択
的部分めっき法により形成し、次に、第１図Ｃのように
、めっき層３上に半導体チップ４を載置し、熱処理にょ
シ、導体層２上に接着し、さらに、金属細線５によって
、他の配線用導体層と電気接続を行ない。
これらを、直接または図のように、予め、半導体チップ
４および金属細線５を保護する樹脂層６′でおおったの
ち、樹脂成型体６で封止する。ここで、めっき層３は、
金、銀、ニッケル、ロジウム。
白金が選択的に用いられてよく、たとえば、金あるいは
銀の純度９９．９％以上のものが、厚さ３〜７μｍに設
けられたものが適尚である８また、樹脂成型体６は、ト
ランスファモールド技術を適用して形成され、樹脂とし
て、石英ガラスあるいは結晶性シリカ等の無機フィラー
をｅｏ＝ｓｏ重量％で含有する酸無水物（たとえば、無
水トリメット酸）硬化剤配合のエポキシ樹脂、あるいは
ノボラック型フェノール樹脂を硬化剤として配合しフ５
エポキシ当量１８０〜２８ｏのノボラック型エポキシ樹
脂が用いられる。なお、この樹脂モールドに先立ち、ア
ンダーコート樹脂を印刷しておくと、基板１と樹脂成型
体６との膨張率の差、基板からの汚染性ガスの遮断、な
らびに基板と樹脂成型体との密着性が改善され、耐湿性
などの信頼性向上が期待できる。このアンダーコート樹
脂としては、たとえば、塩累分３０１）Ｉ）ｍ以下に精
製したエポキシ樹脂に結晶性シリカを充填材とし、°こ
れに芳香族アミンアダクト硬化剤、反応調整剤として、
第４フオスフオニウム塩をそれぞれ配合したもので、通
常、スクリーン印刷法で形成し、窒素中、１５０’Ｃ，
１２０分の処理で均一に硬化させて用いられ、第１図Ｃ
中の層７で示される。そして、このアンダーコート樹脂
層７は、樹脂成型体６の密着性改善と併せて、樹脂成型
体６よシ外側の配線層２の一部をおおうことにより、は
んだレジスト層としての役割ももたせられる。
第１図Ｃで、図中の破断線８は、半導体チ・ツブ載置部
を切断して、単体電子部品として使用することができる
ような配線構造としたものであり、同破断線８に沿って
基板を分割すれば、樹脂成型体６の単体パッケージとし
て完成された半導体装置としてオリ用することもできる
。
第２図は、基板１の裏面にも配線導体層１２を配設した
ものであシ、この裏面の導体層１２は、リード端子の導
体、チップを熱圧着する際の受は台、金属細線接続時の
加圧力の受は台などの効用もあり、とくに、半導体チッ
プ搭載部の裏面に配設されたものは、基板１が薄いとき
、放熱体としての機能をなすこともできる。
第３図は、基板１の所定部分に孔１３を設け、表裏両面
の配線導体層間をスルーホール接続し得る構造を示した
ものであシ、スルーホール接続部には孔１３をはとめに
よって結合できるようにすればよい。
第４図は、基板１上に、半導体テップ４のほかに、印刷
形成抵抗体１４を設け、これも樹脂成型体６内に封入し
た混成回路構造のものである。
第６図は、さらに、基板１上に、半導体チップ４、抵抗
体チップ１４′ならびにコンデンサチップ１５をそれぞ
れ搭載して、これらを樹脂成型体６内に封入したもので
ある。
第６図ａ、ｂ、ｃは、基板、１上に、積層絶縁体１６を
設けて、この上に導体層２を形成し、いわゆる多層配線
回路基板となしたものであり、チ、７プ搭載部と金属Ｍ
線接続部とが段差をもって構成された各側である。
上述のいずれの例においても、樹脂成型がトランスファ
法の適用によって確実に実行できる。
発明の効果 本発明によれば、印刷配線回路基板上にチップ部品を搭
載し、これを樹脂のトランスファ法により成型封止する
ので、混成集積回路装置の高密度化が可能である。また
、印刷配線回路基板上ではａ数のチップ部品を搭載し、
一度のトランスファ工程で樹脂成型が可能であるから、
工程の簡素化をはかることができる。
【図面の簡単な説明】
第１図ａ、ｂ、ｃは本発明の一実施例の工程順断面図、
第２図は本発明の他の実施例の主要部断面図、第３図は
別の実施例の主要部断面図、第４図、第６図および第６
図ａ、ｂ、ｃの各側は本発明実施例で得られる装置の断
面図である。 １・・・・・・印刷配線回路基板、２・・・・・・導体
層、３・・・・・・めっき層、４・・・・・・半導体チ
ップ、６・・・・・・金属細線、６・・・・・・樹脂成
型体、７・・・・・・アンダーコート樹脂、８・・・・
・・破断線、１２・・・・・・配線導体層、１３・・・
・・・孔、１４・・・・・・印刷形成抵抗体、１４′・
・・・・・抵抗体チップ、１５・・・・・コンデンサチ
ップ、１６・・・・・積層絶縁体。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図 第４図 第６図 （ｔｊ　　　　　７６

Claims (2)

    【特許請求の範囲】
  1. （１）印刷配線回路基板にチップ部品を載置し、金属細
    線により前記チップ部品を前記基板上の配線接続部に電
    気的接続したのち、前記チップ部品および前記金属細線
    を含む前記配線接続部を樹脂のトランスファ法により成
    型封止する工程をそなえた回路部品の封止方法。
  2. （２）印刷配線回路基板が表裏両面に導体層を有する特
    許請求の範囲第１項に記載の回路部品の封止方法。
JP9182383A 1983-05-24 1983-05-24 回路部品の封止方法 Pending JPS59215753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182383A JPS59215753A (ja) 1983-05-24 1983-05-24 回路部品の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182383A JPS59215753A (ja) 1983-05-24 1983-05-24 回路部品の封止方法

Publications (1)

Publication Number Publication Date
JPS59215753A true JPS59215753A (ja) 1984-12-05

Family

ID=14037333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182383A Pending JPS59215753A (ja) 1983-05-24 1983-05-24 回路部品の封止方法

Country Status (1)

Country Link
JP (1) JPS59215753A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250899A (ja) * 1987-04-07 1988-10-18 日本電気株式会社 混成集積回路
JPH01135787U (ja) * 1988-03-09 1989-09-18
US6087202A (en) * 1997-06-03 2000-07-11 Stmicroelectronics S.A. Process for manufacturing semiconductor packages comprising an integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250899A (ja) * 1987-04-07 1988-10-18 日本電気株式会社 混成集積回路
JPH01135787U (ja) * 1988-03-09 1989-09-18
US6087202A (en) * 1997-06-03 2000-07-11 Stmicroelectronics S.A. Process for manufacturing semiconductor packages comprising an integrated circuit

Similar Documents

Publication Publication Date Title
JP3094481B2 (ja) 電子回路装置とその製造方法
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
US4993148A (en) Method of manufacturing a circuit board
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US7341890B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
US6159586A (en) Multilayer wiring substrate and method for producing the same
WO2000049655A1 (en) Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
JPS59215753A (ja) 回路部品の封止方法
JPH0193198A (ja) 回路基板の製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JPH05327152A (ja) 配線基板及びその製造方法
JPH05183017A (ja) Ｔａｂ用テープキャリア
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH0787220B2 (ja) Ｐｇａ用基板の製造方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2541494B2 (ja) 半導体装置
KR920005952Y1 (ko) 반도체장치
JPH0158860B2 (ja)
JP2797995B2 (ja) 半導体装置
JP3403221B2 (ja) 配線基板付リードフレーム
JP3503173B2 (ja) 複合基板とその製造方法
JPS62271442A (ja) 混成集積回路
JPS6088492A (ja) 印刷配線板
JPS61287132A (ja) 電子素子用チツプキヤリアの製造方法
JP2000515315A (ja) 印刷配線基板上のチップのためのリード取付