JPS59211308A

JPS59211308A - 増幅器

Info

Publication number: JPS59211308A
Application number: JP8532183A
Authority: JP
Inventors: Toshiro Sakane; 坂根　敏朗
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1983-05-16
Filing date: 1983-05-16
Publication date: 1984-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】ｆａ）　　発明の技術分野本発明は増幅器に係り、特にマイクロ波帯〜ミリ波帯で
用いられるマイクロ波集積回路型の増幅器に関するもの
である。

（ｂ）　　従来技術と問題点一般に、マイクロ波帯からミリ波帯で用いられるマイク
ロ波集積回路型増幅器の構成方法として２種類のものが
用いられている。

第１の方法はマイクロストリップ線路型の増幅器で、こ
れは誘電体基板（例えばアルミナ基板）の下面全体に接
地パターンを設け、この基板上面に増幅器として動作す
るのに必要なパターンを形成し、これに増幅器用固体素
子（例えばＦｉｅｌ’ｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉ
ｓｔｏｒ　、以下ＦＥＴと省略）を取り付は増幅器を構
成する。この場合は接地面が基板下面にあるので増幅回
路パターン又は搭載部品を接地するには、基板にスルー
・ホールを設けこのスルー・ホールを用いて最短距離で
この接地面と接続しなければならない。

第２の方法は誘電体基板上面の両側に接地パターンを設
け、増幅器として動作するのに必要なパターンはこの接
地パターンの間に形成し、このパターンに増幅器用固体
素子を取り付けて増幅器を構成する。この方法で形成し
た増幅器ねコプレナ線路を用いて構成した増幅器と云わ
れているが、この方法の特徴は接地パターンが誘電体基
板の下面でなく、増幅回路パターンを形成する面と同一
面にあることである。従って、第１の方法よりもより短
い距離で接地することが出来る。

第１図は前記コプレナ線路を用いて構成した従来のマイ
クロ波集積回路型増幅器の構成図を示している。

第１図に於いて、誘電体基板（例えばアルミナ基板）１
３の上に金属を蒸着して形成した接地パターン１４と１
５は金属ケースなどでアー艮と接続されるが、それぞれ
１４Ｌ１４２及び１５１，１５２の凹部を持っている。

この２つの接地パターンの間に、これらに沿って分離さ
れた２つの高周波入出カバターン１１及び１２が形成さ
れている。そして例えばＰＥ７１９のゲートが高周波入
カバターン１１と、ドレインが高周波出カバターン１２
と、ソースが接地パターン１４及び１５とそれぞれ接続
される。更に、接地パターン１５の上に形状が立方体で
上下両面に電極が取り付けられた平板型コンデンサ１６
．１７の下面電極が取り付けられている。前記平板型コ
ンデンサ１６の上面電極はパターン１１と金線１８で、
端子１と導線で、それぞれ接続される。又平板型コンデ
ンサ１７の上面電極はパターン１２と金１！１８で、端
子２と導線で、それぞれ接続されている。そして、この
ＦＥＴ　１９の入力ボート側から高周波信号源を見たイ
ンピーダンスは誘電体基板１３の誘電率ε及び前記接地
パターン１４又は１５とパターン１１との間隔ｄ及びパ
ターン１１の幅ｅに依って決まる。又接地パターン１４
と１５に設けられた凹部１４１　と１５１　は前記入力
端信号源インピーダンスをＦＥＴ　１９の入力側インピ
ーダンスと、凹部１４２及び１５２はＦＥＴの出力側イ
ンピーダンスと負荷インピーダンスとをそれぞれ整合す
るためのものである。　次に、第１図に示した回路構成
を持つ増幅器の動作は次のようである。

高周波信号源（図示せず）から加えられた高周波入力信
号は高周波入カバターン１１を通ってＦＥＴ１９のゲー
トに加えられる。一方、このＦＥＴのゲートは端子ｌよ
りバイアス電圧ν１が導線１８、高周波入カバターン１
１を介して加えられ、ドレインは端子２より別のバイア
ス電圧ν２が導線１８、高周波出カバターン１２を介し
て加えられているので、ＦＥＴ１９に加えられた高周波
入力信号は、増幅され高周波出カバターン１２から取り
出される。ここで前記導線１８とコンデンサ１６及び１
７に依り、前記高周波信号が端子１及び２の方に伝送さ
れるのを阻止する　第２図は第１図に示した増幅器回路
の等価回路で、前記のようにソースが接地されたＦＥＴ
増幅回路で、入力側の高周波入カバターン１１及び出力
側の高周波出カバターン１２は、それぞれ入力インピー
ダンス素子２１及び出力インピーダンス素子２２で、導
線１８はチョーク回路２８で、平板型コンデンサ１６．
１７はそれぞれコンデンサ２６　、２７で表されている
。

このような回路構成を持つ増幅器はバイアス供給用に細
線１８（例えば金線）を用いる。しかし、この線１８は
回路構成上長くなるので、この増幅器に振動、衝撃など
が加えられたときには断線などの恐れがあり信頼度が低
い。又、この細線１８は高周波入出カバターン１１．１
２及び平板型コンデンサ１６、１７にボンディングで取
り付りられるので製造工数が多いという問題があった。

（Ｃ１発明の目的本発明は上記従来の問題に泥みなされたものであって、
信頼度の高い、且つ製造工数の少ない増幅器を提供する
ことを目的としている。

（ｄ）　　発明の構成上記発明の目的は誘電体基板上の１組の相対する２つの
それぞれの辺に沿って形成した２つの接地パターンの間
に、増幅回路パターンを形成したコプレナ型増幅器に於
いて、該接地パターンと該増幅回路パターンとの間に設
けたバイアス供給パターンから該増幅回路パターンに１
／４波長の線路を介してバイアス電圧を供給すると共に
該バイアス供給パターンはコンデンサを介して該接地パ
ターンと接続したことを特徴とする増幅器を提供するこ
とに依り達成される。

ｔｅｌ　　発明の実施例第３図は本発明の一実施例を説明するための図で、図中
１１は高周波入カバターン、１２は高周波出カバターン
、１３は誘電体基板、１４は接地パターンを、１４１及
び１４２はそれぞれ凹部、１６及び１７はそれぞれ積層
型コンデンサ、１９はＦＥＴ＝、３１は入力側バイアス
供給パターン、３２は出力側バイアス供給パターン、３
１１及び３２】　はそれぞれ凹部、３３及び３４は１／
４波長バイアス線路、３５は接地パターン、ｌ及び２は
それぞれ端子を示す。

又、これらのパターンは下記のように構成されている。

誘電体基板１３の上面の一辺に沿って２つの凹部１４１
及び１４２を持つ帯状の接地パターン１４が形成されて
いる。そしてこの−辺と相対する別の一辺に沿って中央
付近に突出部を持つ凸状の接地パターン３５が形成され
ている。そして前記２つの接地パターン１４及び３５と
の間に、この接地パターン１４と成る間隔を持ち且つこ
れに沿って高周波入カバターン１１及び高周波出カバタ
ーン１２を略−列になるように形成する。但し、この入
出力パターン１１と１２の間にＦＥＴ　１９を挿入する
ための隙間が設けられ、ＦＥＴ　１９のゲートが高周波
入カバターン１１と。

ドレインが高周波出カバターン１２と、そしてソースが
前記接地パターン１４及び３５にそれぞれ接続されてい
る。又前記接地パターン３５の突出部の両側の切欠部内
にこの接地パターン３５と接触せず、且つ前記凹部１４
１及び１４２の大きさと同じ大きさの凹部を持つ入出力
側バイアス供給パターン３１及３２がそれぞれ形成され
る。この入出力バイアス供給パターン３Ｉと３２の凹Ｔ
ｈ３ｎ　と３２１は、それぞれ接地パターン１４の四部
１４１と１４２対向し、且つ高周波入出カバターン１１
．１２と前記接地パターン１４との間隔ａ及び前記入出
力側バイアス供給パターン３１．３２との間隔Ｃが略等
しくなるようにそれぞれのパターンが形成されている。

そして、この入出力側バイアス供給パターン３１及び３
２　　と接地パターン３５とはそれぞれ積層型コンデン
サを介して、又前記高周波入出カバターン１１及び１２
とは電気長１／４波長のバイアス線路３３及び３４を介
してそれぞれ接続される。

第３図の回路構成は機能的には第１図と同じ、従って等
価回路も第２図と同じである。しかし、第３図と第１図
の回路構成とでは次の点が異なっている。

即ち、従来は゛ｉパターンが増幅器回路の両側に設けら
れ、１つの接地パターン上に積層型コンデンサを経由し
て導線でバイアス電圧をＦＥＴに供・　　給していたが
、本発明では直流的には接地パターンと分離し、高周波
的には接地されている入出力側バイアス供給パターン３
１及び３２から電気長１／４波長の線路を介してＦＥＴ
に供給する。

この場合高周波入出カバターン１１及び１２からこの入
出力側バイアス供給パターン３１及び３２を見たインピ
ーダンスは非富に高くなるので、高周波信号はこのバイ
アス供給パターン３１及び３２へは伝播しないようにな
る。

尚、接地パターン１４及び入出力側バイアス供給パター
ン３１及び３２内の凹部１４１，１４２及び３１１．３
２１の大きさ及び高周波入出カバターン１１及び１２と
、接地パターン１４との間隔ａ、及び入出力側バイアス
供給パターン３１及び３２との間隔Ｃ及び高周波入出カ
バターン１１及び１２の幅すは前記と同しく　ＦＥＴの
入出力インピーダンスに接続される高周波信号源及び負
荷とが整合が取れるように定められる。

第４図は本発明の別の一実施例で増幅用ＦＥＴに゛加え
るバイアス電圧カ月種類の場合の回路構成図を示す。同
図に於いて４１及び４８は接地パターン、４４及び４５
は島状パターン、４２及び４６は抵抗パターン、４３及
び４７は積層型コンデンをそれぞれ示す。

又第３図と同一の記号は同一の部分を示す。第４図は第
３図の実施例と異なりＦＥＴに加えるバイアス電圧が１
種類のため回路構成上次の点が異なっている。即ち、第
３図の入力側バイアス供給パターン３１が第４図の場合
は消失し、接地パターン４８と一体となっている。但し
ＦＥＴ　１９に自己バイアス電圧を与えるためにＦＥＴ
のソース電極は、第３図に示すように直接接地パターン
に接続するのでな（、島状パターン４４及び４５に接続
された平板型コンデンサ４３及び４７．抵抗４２及び４
６を介して接地導体４１と４８に接続されている。

第４図に示す回路構成を持った増幅器も第３図の回路構
成を持った増幅器とは同じ機能を持っているが、等価回
路が第２図と少し異なっている。

第５図は第４図に示す回路構成を持つ増幅器の等価回路
を示しである。ここで５１はコンデンサで第４図のコン
デンサ４３及び４７を、５２は抵抗で第４図の抵抗４３
及び４７の抵抗をそれぞれ示す。それ以外の記号の部品
は第３図の場合と同じである。

第６図は本発明の別の一実施例で、第３図には同一の接
地パターン３５の側に２つの入出力側バイアス供給パタ
ーン３１及び３２を形成したが、この入出力側バイアス
供給パターン６１及び６２を、接地７ｉターン６３及び
６４の対角線上に位置する部分に設けた切欠部内にぞれ
ぞれ形成したもので、）＼イアス供給位置が異なる他は
第３図に示した回路構成と同じである。

面、実施例中に用いたコンデンサは積層型コンデンサを
用いて説明したが、この代わりにギヤ・ノブ型のコンデ
ンサ或いは平板型コンデンサを用し）でも同じ効果が得
られる。

ｉｆ）　　発明の詳細な説明したように本発明に依れば、直流的には接地パタ
ーンと絶縁され、高周波的にはこの接地パターンと接続
されている入出力側バイアス供給パターンを用いること
に依り、／＜イアス供給線路を他のパターンと同時に作
成することができ、増幅回路そのものの信頼度を向上す
ることができる。

【図面の簡単な説明】

第１図は従来の増幅器の回路構成を説明するための図、
第２図は第１図に示した回路の構成の等価回路、第３図
は本発明の一実施例を説明するための図、第４図は本発
明の別の実施例を説明するための図、第５図は第４図に
示した回路構成の等価回路、第６図は第３図に示した一
実施例の変形例を説明するための図をそれぞれ示す。・　図中１１は高周入カバターン、１２は高周波出カバ
ターン、１３は誘電体基板、１４，３５，４１．４８は
接地パターン、１９はＦＥＴ　、　３１．６１は入力側
バイアス供給パターン、３２．６２は出力側バイアス供
給パターンを、１．２は端子、４４．４５は島状パター
ン、４２．４６は抵抗パターン、１６．１７は平板型コ
ンデンサ、４３及び４７は積層型コンデンサをそれぞれ
示す。寮１　図／ｑ第２図、２鰻３図第４図

Claims

【特許請求の範囲】

（１）誘電体基板上面の１組の相対するそれぞれの辺に
沿って形成した２つの接地パターンの間に増幅回路パタ
ーンを形成したコプレナ型増幅器に於いて、該接地パタ
ーンと該増幅回路パターンとの間に設けたバイアス供給
パターンから該増幅回路パターンに１／４波長の線路を
介してバイアス電圧を供給すると共に、該バイアス供給
パターンはコンデンサを介して該接地パターンと接続し
たことを特徴とする増幅器。
（２）　前記バイアス供給パターンが１つの接地パター
ン内に２つの切欠部を設け、該切欠部内に１つづつ形成
した島状パターンからなることを特徴とする特許請求の
範囲第１項記載の増幅器。
（３）　前記バイアス供給パターンが１つの接地パター
ン内に形成した１つの切欠部を設け、該切欠部内に１つ
の島状パターンからなることを特徴とする特許請求の範
囲第１項記載の増幅器。
（４）前記バイアス供給パターンが両側の接地パターン
の互いに対角線上に位置する部分に、１つづつ切欠部を
設け、該切欠部内に１つずつ形成した島状パターンから
なるとを特徴とする特許請求の範囲第１項記載の増幅器
。