JPS59211216A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59211216A
JPS59211216A JP59037419A JP3741984A JPS59211216A JP S59211216 A JPS59211216 A JP S59211216A JP 59037419 A JP59037419 A JP 59037419A JP 3741984 A JP3741984 A JP 3741984A JP S59211216 A JPS59211216 A JP S59211216A
Authority
JP
Japan
Prior art keywords
semiconductor material
semiconductor
layer
single crystal
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59037419A
Other languages
English (en)
Other versions
JPH0360171B2 (ja
Inventor
ヤン・ハイスマ
ポ−ル・キアエルビ−・ラルセン
テイム・デ・ヨング
ヨハネス・フリン・フアン・デル・フエ−ン
ウイレム・ア−レ・サンデル・ドウマ
フランス・ウイレム・サリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS59211216A publication Critical patent/JPS59211216A/ja
Publication of JPH0360171B2 publication Critical patent/JPH0360171B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、単結晶半導体本体をその表面に隣接する領域
において第１半導体材料から構成し該表面上に分子ビー
ムの技術により第２半導体材料の単結晶層を形成するに
あたって、該表面を殆ど第２半導体材料の原子または分
子だけか若しくは原子と分子から成る粒子ビーム内に配
置することによって該第２半導体材料を該表面上に堆積
させる半導体装置の製造方法に関するものである０かか
る方法は、異なった半導体材料間の接合である、例えば
レーザーダイオードおよび特定トランジスタに存在する
種類の所謂ヘテロ接合を有する半導体装置の製造に特に
適している。
英国特許第１２７０５５０号明細書には前記方法の一種
が開示されており、この明細書では第２半導体材料が゛
元素の周期表のｍ族とＶ族とから選ばれた元素の化合物
であり、第１半導体材料が、例えばケイ素、ゲルマニウ
ム、リン化カリウムまたはヒ化ガリウムである。両生導
体材料Ｇま、これらが単結晶形態において少なくともほ
ぼ等しい格子定数を有するように選定される。第２半導
体材料を半導体本体の表面上に堆積中、後者Ｃま単結晶
層が形成されるようす温度に維持される。
この既知方法の欠点は、第２半導体材料の単結晶層が多
数の第１半導体拐料の原子を含んで形成されることであ
る。更に、単結晶層の堆積中における両生導体材料の原
子交換の結果として、２種の半導体材料間で段階接合を
形成することができないことである。
本発明の目的は、形成される単結晶に含まれる第１材料
の原子数が比較的少数となると同時に、多種の半導体材
料間で比較的急激な段階接″合を有する半導体装置を製
造することのできる方法を特に提供することにある。
従って、本発明では最初に述べた方法は、第２半導体材
料の堆積中に半導体本体を非単結晶が形成されるような
温度に維持し、次いでこの非単結晶層を加熱処理によっ
て単結晶形態に転化させることを特徴とする。
本発明は、２工程で行なう操作によって単結晶層を形成
することにより所望の半導体装置を得ることができると
いう事実認識に基づくものである。
第１工程の間は、半導体本体の温度を非単結晶層が形成
されるような温度に調節する。この温度は、第２半導体
材料の堆積中に２種の半導体材料間の原子交換が殆ど起
こらないような低い温度とすることができる。このよう
にして形成された非単結晶層は第１半導体材料の原子を
比較的少数しか含んでおらず、また２種の材料間に比較
的急激な段階接合が得られる。第２工程の間は、かかる
非単結晶層を加熱処理によって単結晶形態に転化させる
。この加熱処理においては、半導体本体を第１半導体材
料の原子が第２半導体材料に（およびその逆に）殆ど拡
散することのないような時間と低い温度だけで加熱する
ことが必要である。このようにして、所望半導体装置が
得られる。
本発明の方法の好適例は、第１半導体材料が周期表のｍ
族と■族がら選ばれた元素の化合物であり、第２半導体
材料が周期表の■がら選ばれた元素であることを特徴と
する。
この場合、上述の既知方法と比較して著しく急激な段階
接合を形成することができ、且つ著しく清浄な単結晶層
が得られる。また元素の周期表のｍ族とＶ族から選ばれ
た元素を、■族がら選ばれた元素の半導体本体にドーパ
ントとして使用し、かかる本体中に高濃度となるまで溶
解させることができる。上述の既知方法の場合には極め
て強度にドーピングされた単結晶層が形成されるが、決
つして段階接合が形成されることはない。これとは対照
的に、本発明の方法の場合には著しく清浄な層と、極め
て急激な段階接合とを得ることができる。このことは、
第１半導体材料がリン化ガリウムであり且つ第２半導体
材料がケイ累の場合であるか、または第１半導体材料が
ヒ化ガリウムであり且つ第２半導体材戸がゲルマニウム
である場合に特にそうである。
本発明の方法の極めて実際的な例においては・第２半導
体材料の堆積中に半導体本体を１００℃以下の温度に維
持し、得られた非単結晶層を４５０〜６５０℃の温度で
加熱することにより単結晶層に転化させることを特徴と
する。
次に本発明を図面を参照して実施例および比較例に基づ
き説明する。
第１〜８図は、本発明の方法による半導体装置ｌの数段
階製造方法を示す。これらの図において、単結晶半導体
本体２はその表面８に隣接する領域が第１半導体材料か
ら成っており、この表面δ上に第２半導体材料の単結晶
層５を形成する。この例では第１半導体材料は表面帯域
４を構成するが、これは本発明に必ずしも必要でなく、
半導体本体をすべて同じ材料から構成することもできる
。
この表面帯域４と単結晶層５との間に、例えばレーザー
ダイオードおよび特定トランジスタに存在するような所
謂ヘテロ接合６を形成する。
単結晶層５を、第４図に図示する装置１０で実施するこ
とのでさる分子ビームの技術により形成する。この装置
は２個の真空室１１および１２を備えており、これらの
真空室内にホルダ１８を設置し、このホルダ上に半導体
本体２を固定することができる。サブストレートホール
ダ１８をエアーロック１５を経由して置き換えることが
できる○尚、このエアーロック１５は、真空室１１およ
び】２の真空度を殆ど変えることなくそのままの状態で
一方の真空室１１（１２）からもう一方の真空室１２（
１１）に対し弁１４により密閉することができる。
サブストレートホールダ】８上に取り付けられた状態で
半導体本体２を有する該サブストレートホールダ１８を
ドア１６を介して真空室】】に導入した後、この中をポ
ンプ１７により減圧する。
次いで生垣のアルゴンを供給容器１ｇからコック１８を
介して導入し、半導体本体２を、電圧源２１を用いて従
来法でサブストレートホルダ１８と５ａ２ｏとの間で適
当な電圧を印加することにより清浄となるまでスパッタ
リングする。次いで洗浄となった半導体本体２を、給源
２８から給電される加熱エレメント２２によりしばらく
の間加熱する。この加熱処理により、半導体本体２の表
面３の損傷が補修されて単結晶４が暴露される。
このスパッタリング処理の後、半導体本体２を有するサ
ブストレートホルダ１８をエアーロック１５を経由して
真空室１２に移し、ここで半導体本体２０表面８上に第
２半導体材料を堆積させる。
このためこの表面３を、第２半導体材料の原子または分
子だけかあるいは原子と分子とからほぼ成る粒子ビーム
８０内に配置する。この粒子ビーム８０は、真空室１２
内の容器８２に設置されたある一定分量の第２半導体材
料８Ｂを蒸発させることにより生ずる。尚、このために
はかかる真空室１２をポンプ１８により１０　＝　ＴＯ
ｒｒ以下の圧力とし、材料８８を電子ビーム８４により
加熱する。
この電子ビームは供給源８６から供給される電子給源８
５により従来法により発生させる。このようにして原子
ビームまたは分子ビームは形成される。他に粒子ビーム
を発生させるために、クヌドセンセル（Ｋｎｕｄｓｅｎ
　ｃｅｌｌ　）を使用することができる。これについて
は詳述しないが、これはこの種の技術の通常的なもので
ある。
サブストレートホルダ１８　全加熱ｍ　Ｌ／　メンｔ。
８７および関連する供給ユニット３８を用いることによ
り所望温度に維持することができる。第２半導体材料を
半導体本体２の表面ｓ上に堆積中、後者は非単結晶層７
が得られるような温度紀維持しく第２図）、粒子ビーム
ａＯのスイッチを切った後にかかる非単結晶層を加熱エ
レメント８７により加熱処理することによって単結晶形
態に転化させる。このようにして形成された単結晶Ｎ５
は第１半導体材料の原子を比較的少数しか含んでおらず
、層４と層５との間のへテロ接合は比較的急激である。
層７の堆積中、半導体本体２の温度を低くして、２種の
半導体材料の原子の交換が表面δ付近で殆ど起こらない
ようにすることができるｄこれにより、非単結晶層７に
は第１半導体材料の原子が殆ど存在しない。次の加熱処
理中にも、温度を低いままにして層４から層５への原子
の拡散が殆ど起こらないようにすることができる。これ
により単結晶層５も第１半導体材料の原子を含まず、ま
たへテロ接合が急激となる。
サブストレートの表面δ土に層５．７を成長させる処理
中に、成長中の層の表面構造をＬＥＥＤ（低エネルギー
電子線回折ン像（ｅｘｐｏｓｕｒｅ　）により監視する
ことができる。このための装置はｍ子銃４０と、けい光
面４２を有するカメラ４１とから成り、かかるカメラに
より写真を取ることができる。
元素の周期表のｍ族とＶ族から選ばれた元素は周期表の
■族から選ばれた元素から製造された半導体本体に高濃
度に溶解し得るが、上述の方法では、第１半導体材料が
元素の周期表のｍ族とＶ族から選ばれた元素の化合物で
あり且つ第２半導体材料が元素の周期表の■族から選ば
れた元素でありでも極めて良好な結果が得られる。この
場合、■族から選ばれた元素で造った層５は■および■
族の原子を極めて少数しか含まず、この扱いにくい場合
でもヘテロ接合６は急激となる。
単結晶層５が形成された後、再度粒子ビーム８０のスイ
ッチを入れることによりこの層を更に厚くすることがで
きる。この場合、半導体本体２の温度を非単結晶Ｎ（次
いでこれを加熱処理により単結晶形態に転化させる）が
得られるように再度調節することができるが、他方、こ
の温度を単結晶層が直接得られるように調節することも
できる。更に、単結晶層５の上に別の半導体材料の単結
晶層を前記分子ビームの技術により形成することができ
る。この場合に、この別の材料を例えば再度第１半導体
拐料とすることができる。最後に述べた方法を用いる場
合、連続層が十分に薄い場合には超格子構造を形成する
ことかできる。
比較例 この比較例においては、（１００）に配向されたリン化
ガリウムのウェハを半導体本体として使用した。このウ
ェハをアルゴンでスパッタリングして清浄とし、次いで
これを約５５０℃の温度で約１時間アニーリングした。
第５図に、この表面によって形成された（４ｘ２）ＬＥ
ＥＤパターンを示す。これにより表面付近の層は単結晶
であることが分った。
次いで、リン化ガリウムＧつ薄片を５５０　”Ｃの温度
に維持して、ケイ素を約１０’Ｐａの圧力下において（
１，１ｎｍ／ｓｅａの速度で成長させた。第６図に１約
Ｑ、８ｎｍのケイ素が成長した後の（’２　Ｘ　１　）
ＬＥＥＤパターンを示す。このパターンはその後の成長
過程中においても変化せずそのままであった。成長過程
中に取ったこれらのＬＥＥＤ像から、単結晶ティ素層が
形成されていることは明らがである。
ケイ素の層が約５　ｏ　ｇ　ｎｍの厚さに成長した後、
成長処理を終了した。
次いで、このようにして成長した層の組成をオージェ分
光分析法により測定した。断面２×８μｍおよびエネル
ギー８ＫＶを有するｍ子ビームを用い・て、成長した層
をスパッタリングにより除去した。
この除去中にオージェスペクトルを測定し、シカる後に
ケイ素、ガリウムおよびリンの相対的濃度ヲコれらスペ
クトルのピークの高さを比較することにより求めた。第
７図に、これら相対的濃度をスパッタリング時間の関数
として示す。この場合、スパッタリングにより約２０　
ｎｆｎ／ｍｉｎの速度で除去した。時間軸上の瞬詩”　
ｏ　”において、既に大部分の層が除去された。このグ
ラフから、ケイ素とリン化ガリウムとの間の接合部がｆ
ｆｋ）　２０　ｎｍ　＋７）幅を有することは明らかで
ある。
実施例 この実施例においては、比較例と同様にして清浄にした
リン化カリウムの薄片を使用した。
ケイ素をこの薄片上に約１Ｏ−８Ｐａの圧力において０
．１　ｎｍ／ｓｅａの速度で成長させた。成長過程中、
リン化ガリウムの薄片を室温に維持した。この成長過程
中に取ったＬＥＥＤ像から、非単結晶層が形成されてい
ることは明らかであった。この場合の成長過程中に取っ
たＬＥＥＤ像は全くｍ造を示さなかった。
ケイ素が約１００　ｎｍの厚さに成長した後に成長処理
を終了し、次いで薄片を約５５０℃の湿度まで加熱した
。約２時間経過後、ＬＥＥＤ像は第６図に示す構造を示
した。即ち、加熱処理後に層は単結晶であった。
より、本発明の方法を用いるとケイ素とリン化ガリウム
との間の接合部の幅が比較例の場合よりも著しく小さく
なることが明らかであろうこの場合、この幅は約５　ｎ
ｍであった。
第７および８図によって示唆されるケイ素の層中のガリ
ウムおよびリンの濃度並びにリン化ガリウム中のケイ素
の濃度は、ノイズとして解釈されるべきものである。こ
の方法では低き度は測定することができないからである
。
本発明の方法はティ素層をリン化ガリウムのサブストレ
ート上に成長させるのに適しているばかりでなく、元素
を当該元素に容易に溶解し得る物質から成るサブストレ
ート上に成長させるのにも一般的に適していることが認
められる。例えば、本方法は単結晶のヒ化ガリウムサブ
ストレート上に単結晶のゲルマニウム層を成長させるの
に特に適している。
【図面の簡単な説明】
第１〜８図は、本発明の方法による半導体装置の数段階
製造方法の１具体例を示す説明図、第４図は、本発明の
方法を実施する装置の１具体例構造の断面図、 第５および６図は、夫々ケイ素の成長前および成長中に
おけるサブストレート本体のＬ　Ｅ　Ｅ　Ｄ　像、第７
図は、従来技術の方法により成長させた層におけるケイ
素、カリウムおよびリンの相対濃度と時ｍ１との関係を
示す酸ｍ図、 第８図は、本発明の方法により成長させた層におけるケ
イ素、ガリウムおよびリンの相対濃度と時間との関係を
示す曲線図である。 ｌ・・・半導体装置　　　　２・・・単結晶半導体本体
８・・・単結晶半導体本体の表面 ４・・・第１半導体材料から成る表面帯域５・・・第２
半導体材料の単結晶層 ６・・・ヘテロ接合　　　　７・・・非単結晶層１０・
・・装置　　　　　　　１１．１２・・・真空室１８・
・・サブストレートホルダ　１４・・・弁】５・・・エ
ア・ロング　　　１６−１．ドア１７・・・ポンプ　　
　　　　１８・・・コック１ｇ・・・供給容器　　　　
　２ｏ−電極２１・・・屯圧源　　　　　　２２・・・
加熱エレメント２８・・・給源　　　　　　　８（１・
・・粒子ビーム８１・・・ポンプ　　　　　８２・・・
容器８８・・・第２半導体材料　　８４川電子ビーム８
５・・・電子給源　　　　　８６・・・供給源８７・・
・加熱エレメント　　８８・・・供給ユニット４０・・
・電子銃　　　　　　４２・・・けい光面ＦＩＧ、６ ＦＩＧ、６ 第１頁の続き ０発　　明　者　ヨハネス・フリン・ファン・デル・　
フエーン オランダ国ブツセム・ロサリウ スラーン１０７ ０発　明　者　ライレム・アーμ・サンプル・ドラマ オランダ国アムステルダム・シ ンゲル３５２ ０発　明　者　フランス・ライレム・サリスオランダ国
アムステルダム・イ エンネルストラート１ 手続補正書（方式） ％式％ １、事件の表示 昭和５９年　特許　願第８７４１９　号２発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係特許出願人 名称　　　エヌ・ベー・フィリップス・フルーイランペ
ンファブリケン 昭和５９年５月２９日 １、明細書第１５頁第１２行のｒ　ＬＥＥＤ像」をｒ　
ＬＥＥＤ像を表わす図」に訂正する０２、図面中筒５図
および第６図を参考写真とし、別紙の通り新たに第６図
および第６図を補正する。 （訂正図） ＦＩＧ、５ ＦＩＧ、６ ７９−

Claims (1)

  1. 【特許請求の範囲】 １　単結晶半導体本体はその表面に隣接する領域を第１
    半導体材料から構成し、該表面上に分子ビームの技術Ｇ
    こより第２半導体材料の単結晶層を形成するにあたり、
    該表面を殆ど第２半導体材料の原子または分子だけか若
    しくは原子と分子から成る粒子ビー１内に配置すること
    によって第２半導体材料を前記表面上に堆積させる半導
    体装置の製造方法において、第２半導体拐料の堆積中、
    半導体本体を非単結晶層が得られるような温度に維持し
    、しかる後に該非単結晶層を加熱処理によって単結晶形
    態に転化させることを特徴とする半導体装置の製造方法
    。 ２、　第１半導体材料が元素の周期表の■族と■族とか
    ら選ばれた元素の化合物であり、第２半導体材料が元素
    の周期表の■族から選ばれた元素である特許請求の範囲
    第１項記載の製造方法。 ＆　第１半導体材料がリン化カリウムであり、第２半導
    体材料がクイ素である特許請求の範囲第２項記載の製造
    方法。 表　第２半導体材料の堆積中、半導体本体を１００℃以
    下の温度に維持し、得られた非単結晶層を半導体本体を
    ４５０〜６５０°Ｃの温度で加熱することにより単結晶
    形態に転化させる特許請求の範囲第８項記載の製造方法
    。
JP59037419A 1983-03-03 1984-03-01 半導体装置の製造方法 Granted JPS59211216A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8300780A NL8300780A (nl) 1983-03-03 1983-03-03 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een moleculaire bundeltechniek.
NL8300780 1983-03-03

Publications (2)

Publication Number Publication Date
JPS59211216A true JPS59211216A (ja) 1984-11-30
JPH0360171B2 JPH0360171B2 (ja) 1991-09-12

Family

ID=19841495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59037419A Granted JPS59211216A (ja) 1983-03-03 1984-03-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4554030A (ja)
EP (1) EP0127200B1 (ja)
JP (1) JPS59211216A (ja)
DE (1) DE3464298D1 (ja)
NL (1) NL8300780A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183825A (ja) * 1988-01-19 1989-07-21 Sanyo Electric Co Ltd 単結晶シリコン膜の形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047111A (en) * 1985-03-16 1991-09-10 Director-General Of The Agency Of Industrial Science And Technology Method of forming a metal silicide film
US4757030A (en) * 1985-06-20 1988-07-12 Cornell Research Foundation, Inc. Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth
JPS62119196A (ja) * 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
JPH0834180B2 (ja) * 1986-08-26 1996-03-29 セイコー電子工業株式会社 化合物半導体薄膜の成長方法
US4860066A (en) * 1987-01-08 1989-08-22 International Business Machines Corporation Semiconductor electro-optical conversion
US4786616A (en) * 1987-06-12 1988-11-22 American Telephone And Telegraph Company Method for heteroepitaxial growth using multiple MBE chambers
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US5594280A (en) * 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
US4952527A (en) * 1988-02-19 1990-08-28 Massachusetts Institute Of Technology Method of making buffer layers for III-V devices using solid phase epitaxy
JP2691721B2 (ja) * 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US5086321A (en) * 1988-06-15 1992-02-04 International Business Machines Corporation Unpinned oxide-compound semiconductor structures and method of forming same
US4987095A (en) * 1988-06-15 1991-01-22 International Business Machines Corp. Method of making unpinned oxide-compound semiconductor structures
US6387781B1 (en) 1990-05-18 2002-05-14 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of forming three-dimensional semiconductors structures
US5262361A (en) * 1992-01-07 1993-11-16 Texas Instruments Incorporated Via filling by single crystal aluminum
US5501174A (en) * 1994-04-07 1996-03-26 Texas Instruments Incorporated Aluminum metallization for sige devices
US8391534B2 (en) 2008-07-23 2013-03-05 Asius Technologies, Llc Inflatable ear device
DE102013112785B3 (de) * 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615931A (en) * 1968-12-27 1971-10-26 Bell Telephone Labor Inc Technique for growth of epitaxial compound semiconductor films
US3988172A (en) * 1975-06-16 1976-10-26 Bell Telephone Laboratories, Incorporated Annealing solar cells of InP/CdS
US4039357A (en) * 1976-08-27 1977-08-02 Bell Telephone Laboratories, Incorporated Etching of III-V semiconductor materials with H2 S in the preparation of heterodiodes to facilitate the deposition of cadmium sulfide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183825A (ja) * 1988-01-19 1989-07-21 Sanyo Electric Co Ltd 単結晶シリコン膜の形成方法

Also Published As

Publication number Publication date
US4554030A (en) 1985-11-19
NL8300780A (nl) 1984-10-01
JPH0360171B2 (ja) 1991-09-12
EP0127200B1 (en) 1987-06-16
DE3464298D1 (en) 1987-07-23
EP0127200A1 (en) 1984-12-05

Similar Documents

Publication Publication Date Title
JPS59211216A (ja) 半導体装置の製造方法
US4477308A (en) Heteroepitaxy of multiconstituent material by means of a _template layer
US4835116A (en) Annealing method for III-V deposition
Ebe et al. Direct growth of CdTe on (100),(211), and (111) Si by metalorganic chemical vapor deposition
JPH0647515B2 (ja) 化合物半導体エピタキシャル成長法
JPS61205694A (ja) 硫化亜鉛膜の作製方法
JPS62132312A (ja) 半導体薄膜の製造方法
JPS6134922A (ja) 超格子半導体装置の製造方法
JPS5462777A (en) Production of compound semiconductor thin films
RU2105384C1 (ru) Способ получения наноструктур
JPS62219614A (ja) 化合物半導体の成長方法
JPS6226568B2 (ja)
JPH0524113B2 (ja)
SU1730218A1 (ru) Способ получени монокристаллических пленок полупроводниковых материалов
JPH01120011A (ja) ＩｎＰ半導体薄膜の製造方法
JPH08264439A (ja) 窒化物半導体のヘテロエピタキシャル成長方法
JP2771635B2 (ja) Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法
JP2522618B2 (ja) リン合金化立方晶窒化ホウ素膜
JPH0334534A (ja) 燐添加２‐６族化合物半導体の製造方法
JPH06140332A (ja) ＡｌＧａＡｓ膜形成方法
Imai et al. X-ray diffraction studies on polycrystalline Zn3P2 films deposited by hot-wall method
JPS61270295A (ja) 化合物半導体単結晶膜の形成方法
JPS61270294A (ja) Ｓｉ単結晶膜の形成方法
JPH03187213A (ja) 半導体結晶の製造方法
JPH03228323A (ja) ＧａＡｓ層成長法