JPS59208955A - フレ−ム構成の変換可能なマルチプレクサ、デマルチプレクサ及び多重化−多重分離装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、フレーム構成変換可能なマルチプレクサ、デ
マルチプレクサ及び多重化−多重分離装置に係る。

伝送網をデジタル化するために、所定数の基底情報チャ
ネルをより高速の１つの伝送チャネルに結集し得るデジ
タル式多（：（化−多重分離装置を使用する必要がある
。規格化された基底伝送速度もしくは規格されつつある
基底伝送速度（データ、ｎ語口−）’、’ｆ象ココ−・
“等の伝送速度）のイ１１頃が多いこと、ヨーロッパ槽
壁に阜処した１、Ｈｈ合と米国標準に阜処した」５ツ合
とで規格化されたハイアラキ−レベルが異なっているこ
と、種々の多重化方式例えば同期多重化、プラスナエツ
ク（ｊｕｓｔｉｆ　１ｃａｔｌｏｎｐｏｓｉｔｉｖｅ）
多重化、プラスマイナスチェック（ｊｕｓｔｉｆ　１ｃ
ａｔｉｏｎ　　ｐｏｓｉｔｉｖｅ　−ｎｅｇａｔｉｖｅ
　）多重化等が存在すること、等の理由によって全世界
での多ｊＩ【化性’ｉ；＋’；の多仔性は増すばかりで
ある。

多重化装置のＪツ直のためには多くの場合、所定数の特
定高集積Ａ’＋’ｊｆＪ′ｉ、素子の設計と作成とが必
要であり、これらの素子は一般に、同種技術の別の装置
Ｅ’ｉ−で有利ζヒ使用することができない。この方法
論では（Ｉ・を成素子に関する研究が膨大になり、従っ
て購入コスト及び保守コストが高い。特に量産されない
器材についてこのような傾向が見られる。

更に、電気通信網が益々複雑になっているので、多重化
装置の研究に於いては、装置が高度な操作機能、伝送品
質の常時監視、多暇化装置内の故障舒灸の正確で効率的
な検出、等を果すことが最も重要になっている。これら
の操作機能は通常、マイクロプロセッサ回路によって実
行される。しかし乍らこの場合、マイクロプロセッサ回
路の技術的能力の極めて僅かな部分しか利用されないこ
とになる。従って、実行される機能に比較するとコスト
は一般に高い。

参考文献としては、Ｃ，Ｃ，ＭＡＣＣＩ■Ｉ及びＪ、　
Ｆ。

ＧＵＩＬＩ：ＬＴ著の”データ通信網及びシステムに於
ける情報の搬送及び処理Ｔｒａｎｓｐｏｒｔ　ｅｔｔｒ
ａｉｔｅｍｅｎｔ　　ｄｅ　　１　　ｉｎｆｏｒｍａｔ
ｉｏｎ　ｄａｎｓｌｅｓｒ６ｓｅａｕｘ　ｅｔ　　ｓｙ
ｓｔｅｍｅｓ　　ｔｅｌｅｉｎｆｏｒｍａｔｌｑｕｅｓ
”ＤＵＮＤ、　　１９７９がある。特にマルチプレクサ
の紹介に関しては１１５〜１４１は−ジ、所謂コンセン
トレータ（ｃｏｎｃｅｎｔｒａｔｅｕｒ　）と相称され
る知能マルチプレクサの紹介に関しては３７１〜３７５
は−ジを参照するとよい。

本発明の目的は、構成チャネルと合成チャネルとの伝送
速度に閂してユニバーサルな多重化装置を提供すること
である。これは、フレームＱ〕構造をパラメータ化しフ
レームをチャネル０）伝送速度に適応させることによっ
て得られる。

より詳＃ｌｌｌには本発明の目的は、フレームがフレー
ムラッチワード”（ｍｏｔ　　ｄｅ　　ｖｅｒｒｏｕｉ
ｌｌａｇｅｄｅ　　ｔｒａｍｅ　　）とデータブロック
とサービスブロックとを含むときこのようなフレームの
構成変換がｎＪ　ｆｉ目なマルチプレクサを提供するこ
とである。

マルチプレクサは、 一任意の伝送速１現のＮ個の低速伝送チャネルをＮ個の
入力に受信し１つの多重信号を出力チャネルに送出する
同期マルチプレクサと、 −同期マルチプレクサの下流に配置されたフレームラッ
チワード°挿入手段と、 一同期マルヂプレクサとフレームラッチワード９挿入手
段とにクロック信号と回ｊυ」信号とを送出する時間軸
と、 一構成チャネルの状態とフレーム構成変換可能マルチプ
レクサの状態とを監視するための監視手段と、 一フレームのサービスブロックに充填される信号を同期
マルチプレクサの入力に供給する伝送管理手段と、 一監視手段とフレームラッチワード挿入手段と時間軸と
伝送管理手段とに接続されておりランダムアクセスメモ
リとリードオンリーメモリとを備えたマイクロプロセッ
サと、 一マイクロプロセツザに接続されたユーザーインタフェ
ースと を含んでおり、前記時間＋ｌＱＩ＋が 更に、 一高速時間輔とスイッチング素子と２つの記憶手段とク
ロック信号及び回１す］信号の褥里手段とを含んでおり
、 一前ｎＬスイッチング素子は、２つの入力と２つの出力
とをイエして十５す１つの入力がマイクロプロセッサに
接続され別の入力が高速時間軸に接続されており四に出
力のスイッチングを行なうべくマイクロプロセッサによ
り管理される１つのコマンド９人力を有しており、 −ｆ”ｉｆ記２つの！ｆＬ憶手段の各々はスイッチング
素子の出力によってアト９レスされており、スイッチン
グ素子を介して高速時間ｉ１’＋Ｉ＋によってアドレス
される記憶手段が現行フレームの干ｊ９成を格納してお
り目一つ「１元ｌ（ｚアクセスされておりスイ゛ンチン
ダ素子を介してマイクロプロセッサによってアト９レス
される記憶手段がＷ？Ｌいフレームｔｉニア成を配憶す
べく書込アクセスされており、 一前記クロック信号及び同期信号の％Ｊ！手段は高、速
時間軸によって読取られた記憶手段の内容を入力に受信
する ことを特徴とする。

現行フレーム構成なる語は、実際に送信されたフレーム
の構造を意味する。同期手段により発信される同期信号
は、チェックビット、チェック許可又はそれ以外を指示
する機能を果し得る。従って、記載のフレーム構成変換
可能マルチプレクサは、同期チャネル及びプレシオクロ
ーヌ（ｐｉ≦５ｌｏｃｈｒｏｎｅ　）チャネルのいずれ
ζこ於いても使用され得る。

本発明の目的は更に、フレームがフレームラッチワード
９とデータブロックさサービスブロックとを含むときフ
レーム構成変換自在なデマルチプレクサを提供すること
である。本発明のデマルチプレクサは、 一人力に多重信号を受信し出力にＮ個の構成信号と１つ
の補助信号とを送出する同期デマルチプレフサと、 一フレームラッチワード探索手段と、 −同期デマルチプレクサとフレームラッチワード探索手
段とにりｌ’ｌツク信号及び同期信号を送出する時間軸
と、 一同１υ」デマルチプレクサの浦助信号を入力に受信す
る伝ｉ４百゛１）１専手段と、 一フレームラッヂヮー１探索手段と時間１ｉｉ１１と伝
送管理手段とに接続されておりランダムアクセスメモリ
とり−１−”オンリーメモリとを備えたマイクロプロセ
ッサと、 一マイクロプロセッサに接続されたユーザーインタフェ
ースＬとを含んでおり、前記時間軸が（Ｊ’ｊ−に、 一高速１１眉パｕ・ｉｉ＋Ｒ（！ニスイツチング素子と
２つの記憶手段さクロック信号及び同期信号のａｔ手段
とを含んで右り、 一前記スイツチング素子は、２つの入力と２つの出力と
を有しており１つの入力がマイクロプロセッサに接続さ
れ別の入力が高速時間軸（こ接続されており更に出力の
スイッチングを行なうべくマイクロプロセッサにより管
理される１つのコマンド“入力を有しており、 一前記２つの記憶手段の各々はスイッチング素子の出力
によってアドレスされており、スイッチング素子を介し
て高速時間軸によってアドレスされる記憶手段が現行フ
レームの構成を格納しており且つ読取アクセスされてお
りスイッチング素子を介してマイクロプロセッサによっ
てアドレスされる記憶手段が新しいフレーム構成を記憶
すべく書込アクセスされており、 一前記クロック信号及び同期信号の超埋手段は高　　・
速時間軸によって読取られた記憶手段の内容を入力に受
信する ことを特徴とする。

本発明の最後の目的は、前記マルチプレクサと前記デマ
ルヂゾレク→］−とを含んでおり、前記マルチプレクサ
と前記デマルチプレクサとが１つのマイクロプロセッサ
と１つのユーザーインタフェースとを共有しているフレ
ーム＋１夕成変換可能な多重化−多重外１・１アセンブ
リを提供することである。

本発明の各デバイスの好ましい具体例によれば、各記憶
手段はランダノ・アクセスメモリである。

本発明の各デバイスの副次的特徴によれば、各記憶手段
が等しい。

本発明の’ｌｒ徴及び利点は、添イリ１ネ１而に示す非
限定具体例に基く以下の記載より明らかｌこされるであ
ろう。

多重化装置Ｉ４′は、機能ｍｉから２）５１図Ｉこ示す
如く３つの部に分割され得る。該−装置はマルチプレク
サ２を含んでおり、このマルチプレクサは、低速適応イ
ンタフェース４を介して低速伝送チートネルに゛接続さ
れ、高速１［（応インタフェース６を介して高速伝送チ
ャネル１こ接続されている。低速インクフェース４は、
ケーブルの種・頃及び使用コー白こよって特定される。

低速伝送チャネルから受信した信号をマルチプレクサ２
に適応させるために、インクフェース４は従来と同じく
送信部と受イ―γｉｌｉとを有する。同４ｉＪｌ多重化
の場合、送信部は、信号Ｔ１中のフレームラッチワード
°を探索する手段と該フレートから抽出されたデータを
記１煮するバッファメモリとを含す２ｉこよって読取ら
れる。インクフェース４の受信部ｔ、を送信部ｌこ対し
て対称に、マルチプレクサかう出タデータを受信するバ
ッファメモリとこのバッファメモリに収集されたデータ
をフレームＲ１の形状で送出する手段とを含む。

プレシオクローヌ信号多貞化の」１４合、インタフェー
ス４は、送信部ｌこ、ＰＪｒＭプラスチェック方式又は
プラスマイナスチェック方式による同期デバイスを含ん
でおり、受信１１１１に同期外しデバイスを含んでいろ
。

マルチプレクサ２と各インクフェース４との間の序古Ｓ
’ＡＡ　？、ｊ、　’ｌ〒に、インタフェース４のデー
タをマルチプレクサ？こ伝送するデータチャネルきマル
チプレクサ２のデータをインクフェース４に伝送するデ
ータチャネルきを含んでおり、前者データの伝送速度＜
、１マルチプＬ／クサ２からインクフェース４に伝送さ
れるクロック信号のタイミングであり、後者データの伝
送速度はマルチプレクサ２からインタフェース４に伝送
されるクロック−１ｇ号のタイミングである。同１υ」
又４Ｊ　（ｆ＋号存在又はアラーム等を示す別の信号を
４般送する別の結線も存在する。

公知の多１Ｒ化１柵道では、マルチプレクサ２が低速伝
送チャネル又は高速伝送チャネルから受信する信号の伝
送速度ｉ、ｊｓ　ｔ＋＃造によって固有の値である。

但し、異なるチャネル間では異なる伝送速度を使用し得
る。

不発明のマルチプレクサは多重化装置の適応性を大きく
改良するものである。即ち、本発明のマルチプレクサに
おける低罐伝送チャネル及び高速伝送チャネルの伝送速
度は、ナ１°り造によって固定された値でなく）ぞラメ
ータ化され得る。各チャネルがデータ信号と同時にクロ
ック信号を搬送するならば前記の如きパラメータ化が自
動的に行なわれる。また、ユーザーがこのようなパラメ
ータ化を直接実行することも可能である。

第２図は、本発明のマルチプレクサで得られるフレーム
構造を示す。このフレームは従来同様に、フレームラッ
チワード９とデータブロックとサービスブロックとの連
続から成る。第２図ではサービスブロックＢＳは１っで
ありフレームの後端に配置されている。このサービスブ
ロックの伝送速度と位置とはユーザーによって選択され
る。このサービスブロックは、フレームの伝送を管理す
る情報と、遠隔装置に対する監視、アラーム等の操作１
１１？報を搬送する。これらの情ｆ１１は例えばＨＴ）
　Ｉ、　Ｃ（ハイレイルデータリンクｆ；ｉ制御）手順
形の情−，１３である。Ｈ］）　Ｌ　Ｃ−丁−ｒ　ｔｌ
ｌｒｊ　ｌこシよすぐれたエラー検出シス途ζこ於いて
フレーム１’、’・７成の変換が可能なマルチプレクサ
ーデマルヂゾレクサを部分的に利用するこによってＨＤ
　Ｌ　ＣデータブロックとしてイｔＩられる。

適用例とし−ｃｔ王、伝送速度１４４ｋｂｉｔ／秒の局
内１ｑのデジタル化が挙げられる。

データゾーンは、≦＋ｔしい長さのブロックに１　　。

Ｋ２・・・・・・Ｋｐｒ　ｌこ分ＨｉＨＩＪされる。こ
れらのデータブロックの長さはユーザー？とよって決定
され、例えば１乃至ｌＯビットＱハα囲でありイ（する
。これらのデータブロックｌこ、任意の伝送ｊＦＵ度の
低速伝送チャネルからのデータノミケラトＭ１　　＋　
　Ｍ２　　＃　Ｍ３等が充Ｊ、ｉｆｉされる。これらの
パケットの長さもユーザーによってプログラムされイｌ
る。この長さは任意であるが、各）ぞケラトの長さがデ
ータブロックの長さの倍数であるときにフレーム内での
充ＪｔＡ率が最大（こなることが明らかであろう。ｌｒ
ケに低速伝送チャネルの特定伝送速度のために）ξケラ
ト長がブロック長の倍数にならない場合、フレーム中に
豆の如きロスが生じる。

データノぞケラトに対するデータブロックの割当ては、
マルチプレクサのプログラミング次第で、動的に行なう
こともでき又は静的に行なうこともできる。低速伝送チ
ャネルがデータを伝送しないとき、該チャネルに対応す
る充」（４データから成るデータパケットをフレーム中
に挿入し得る。又は、該チャネルに対応する）ぐケラト
を挿入しないことを選択してもよい。後者の場合が有利
である。何故なら、実際ｌこ動作状態？こあるチャネル
のデータしか伝送しないため、合成伝送速度として最適
の伝送・・１１度を得ることができるからである。この
１油作モー白１Ｊ゛′隼束モート’（ｍｏｄｅ　　ｃｏ
ｎｃｅｎｔｒａ、ｔｅｕｒ）”と相称される。このよう
にフレームの構造は、低速伝送チャネルの挿入又は抽出
によって特に大きく左右される。このフｌノームは、第
３図に示す本発明のフレーム（１′・ν成変換可能マル
ヂゾレクザにより得られる。

２（Ｌ３図に示すフレーム４１゛９成変換可能マルチプ
レクサは、インタフェース５から来るＮ個の低速伝送チ
ャネルのデータ信号１）ｅｍ１＋・・・・・・ＤｅｍＮ
をＮ個の入力に受信する同期マルチプレクサ８を含む。

インクフェース５は、低速インタフェースの染台を示す
。同１ｔＩ］マルチゾレクサ８は四に別の入力に、伝送
管理手段１０から送出される４３号Ｄｅｍｒを受信する
。伝送管理情報は、採用されるフレームの４（゛を造、
即ち、ブロックＩ（１（１＜ｌ＜Ｎ　）を利用するデー
タを有する構成チャネルの番号と伝送速度とを決定する
。マルチプレクサ８の入力に到着したデータ群は、時間
軸１２によって生成されインタフェース５に与えられる
クロック信号Ｈｅｍ１　・・−”　ＨｅｍＮ　、Ｈｅｍ
Ｔによって黙１」肴される。

データＤ　Ｉｌｌ　ｍ　ｌ・・・・・・ＤｅｍＮはクロ
ック信号Ｈｅｍ１・・・・・・Ｈｅ　ｍ　Ｎによってパ
ケットに分割され、これらのパケットがフレームのデー
タブロックに充填される。信号Ｄｅｍ７はクロック信号
Ｉ−ＩｅｍＴによってフレームのサービスブロック内で
有効化される。

時間軸１２はまた、マルチプレクサ８の制御入力に、入
力チャネルの１つを該マルチプレクサの出力にスイッチ
ングするための信号を送出し、これにより、フレーム内
でのデータパケットの配置順序を決定する。時間軸１２
はまた、図中同期マルチプレクサ８の下流に位置するフ
レームラッチワード°の挿入手段１４に送られるクロッ
ク信号Ｈｅｒｒ＋７ｇと、高速インタフェース６に送ら
れる多重データ信号Ｉ）’ｒｘの伝送速度に等しい周波
数のクロック信号Ｉ（ＴＸとを発信する。フレームラッ
チワードの構θｔ（長さ及びピッ）　４７？成）は、尖
り路内又は規格外の任意のフレーム構造に容易に適応す
るようｌこいくつかのパラメータをプログラミングする
ことによって決定される。フレームラッチワードの挿入
をデータの多重化以前に行ない得ることも当業者に公知
であり、この場合にはフレームラッチワードの一部分を
低速伝送チャネルの各々に挿入し得る。公知の全てのフ
レームラッチ挿入手段が本発明の範囲内に包含される。

フレート（、”夕成変換可ｆｉｔ：　マルチプレクサは
、更に、低速伝送チャネルの状態とフレーム構成変換可
能マルチプレクサの状態とを監視するための監視手段１
６を含む。この監視手段１６は、同期ワードの欠失、信
号の欠本、チェック率の測定値を監視するためのチャネ
ル監視信号を低速伝送チャネルに送る。財にこの監視手
段は、低速インタフェースから、各チャネルの存在、各
チャネル上の信号存在、各チャネルの信号の伝送速度の
測定値、アの測定値と、マイクロプロセッサの自己俯視
プログラムと、６ウオツチドツグと、（ＨＤＬＣフレー
ムの）局内−遠隔・監視プログラム等、によってフレー
ム構成変換可能マルチプレクサを制ｔａ１１する。信号
存在を検出する信号は特（こ、対応する低速伝送チャネ
ルがフレーム内に存在することを判定するために集束モ
ードで使用さ１Ｌる。フレームＬ・ｑ成変喚可能マルチ
プレクサのアセンブリは、伝送管理手段１０と時間軸１
２とフレーム挿入又は保持手段１４とを制御しており監
視手段１６とユーザーインタフェース１９とにｊＷ　Ｊ
ＩＳしているマイクロプロセッサ１８によって操作され
る。

フレーム構成は時間１１１１１２によって作成される。

特に、クロック信号Ｈｅｍ１”・ＨｅｍＮ、Ｈｅｍ７及
びＨｅｍＴＢが１信号Ｉ）ａｍｌｏｏｏＤ　ｅ　ｍ　Ｎ
’、　　Ｉ）　ｅ　ｒｌｌ　Ｔとフレームラッチワード
とを有効にする。前記クロツり信号はまた、フレームを
１．￥成するデータワード即ちデータノぞケラトの長さ
を決定する。フレーム内でのワードのＩ：［（１，序は
、時間φ１１１２が同期マルチプレクサ８のコマンド入
力に匂えるコマンド信号によって決定される。フレーム
を変更したいとき、例えば低速伝送チャネルのユーザー
が分離されたので集束モート°に変更されるさき、時間
軸１２から出るいくつかのクロック信号とコマンド°信
号とを変更する必要がある。第４図に概略的に示した時
間軸１２の構造によれば、フレームをどのように変更し
得るかが容易に理）６子されよう。

２１３４図で時間軸１２は多重信号の伝送速度に対応す
る周波数のクロック信号ＨＴＸを送出する高速時間’１
１１１２０を含む。この高速時間軸２０は更に、２つの
入力と２つの出力とを有するスイッチング素子２２の入
力の１つに接続されている。マイクロプロセッサ１８の
アドレスバスＢＡ　はスイッチング素子２２の別の入力
に接続されている。このスイッチング素子２２の各出力
は、ランダムアクセスメモリ２４ａ　、２４ｂに拌ｔｃ
されており、この＋ｌ　絖結轟を介してこれらのメモリ
をアドレスし得る。町こ、マイクロプロセッサ１８のデ
ータガスＢＤがランダムアクセスメモリ２４ａ、２４ｂ
の夫々に接続されている。

これらの２つのランダムアクセスメモリに於いてフレー
ム構成がコート９化される。メモリの１つ、例えばラン
ダムアクセスメモＩＪ　２４　ａは現行のフレーム４１
に成即ち現時点で使用中のフレーム４（°ｑ成を格納し
ており、残りのランダムアクセスメモリ２４ｂは未来の
フレーム構成を格納している。スイッチング素子２２の
位置は、高速時間軸２０が現行フレーム構成を含むメモ
リを読取って該フレームを処理し得るクロック信号を発
生せしめるように設定されている。この間、残りのラン
ダムアクセスメモリに接続されたマイクロプロセッサ１
８は、新しいフレーム構成に対応するデータを該メモリ
にｌ＋＋込む。

現行フレーム（１・ν成を格納したメモリ内で時間軸２
０によって１〕Ｇｊ１ｙられたデータは、一方で同期マ
ルチゾレクザ８他方でクロック信号ａ！手段２８の夫々
に信号を送出する手段２６によって整形される。同期マ
ルチプレクサ８に送出された信号は、同１υ１マルチプ
レクサ８の入力チャネルをその出力チャネルに次続し得
るコマンド信号である。クロック信号そ甥子１２２８の
ｔ＋７を造は勿論、フレーム構成がランダムアクセスメ
モリ内にどのように記憶されるかに左右される。１例と
して、ランダムアクセスメモリ内のフレーム構成の特定
のコード形に関連したデコーダを含む処理手段２８につ
いて説明する。

ランダムアクセスメモリの各々は、各々がｌビットから
成るワードを少くともＬＴ個格納している。ここでＬＴ
はフレームの最大長であり、ｐは２ｐが低速伝送チャネ
ルの個数Ｎ以上になるような値である。現行フレーム１
１ケ成に対応するランダムアクセスメモリの各ワー白ま
高速時間・）１１１によって順次読取られることになる
。各ワードｂｒτ！手段２８の入力に与えられ、フレー
ムのビットの１つに対応するクロック信号の１つにパル
スを発生する。例えば、フレームが長さｌビットのフレ
ームラッチワードを有するとき、高速時間４１１２０に
よって読取られｆｆｌＪｌ手段２８の入力に与えられる
ランダムアクセスメモリの、最初の１個のワード９は、
処理手段２８の出力で手段３０１こよって整形された後
、１個の連続パルスを含むクロック信号ＨｅｍＴｎに変
［８れる。これらのパルスは、フレーム内のフレームラ
ッチワード９のｌビットを有効化する。

従って怨Ｊｔ手段２８は、入力に、ｐ個の入力とＮ個の
出力とを有するデコーダを含む。このデコーダの後方１
こ、ｐｐ￥クロック（Ｎ号から同量信号を作成するため
の別の手段を配備してもよい。；±クロック信号のうち
のフレーム回期イイ号Ｓ１□Ｔ　は高速時間’ｉ’ｉｌ
　２０の人力に供給されろ。この信号は、オＲ（ノーク
岨よってＪ′檻−ｔｒ＜されるフレームの長さ（こ従１
・−弓する。

フレーム（・′１成の変ｑｐを行なうときは、高速時間
１１ＱＩＩ　２０がフレームを発（，４Ｌ得るクロック
信号を発生ずるためにランダノ・アクセスメモリの１つ
を読取る間に、マイクロプロー！てツザ１８が別のラン
ダムアクセスメモリのゲータパスＢＤを介してＹｆ？　
シいフ１／−ノ、４９成を別のランダムアクセスメモリ
に充Ｊｌ？（する０この＊ｔｈ−＆　　ζま、各低速伝
送チャネル１こ対応するゲータヮードのフレーム内での
（Ｑ　ｆ’ｔ／が１尾行イ゛ｖ成ａ？、ｊｉメＩρでお
り、）−ｒ；ｊ介（Ｃよっては、フレームＴ、Ｔの長さ
従ってデータブロックＫｉ・・・ＫＮの長さが１見行（
１・“を成と（よ偉っている。

従って、この多重化−多重分１」〃装置Ｉｖ′は、マル
チプレクザ神作モード又はコンセントレータ（集中）動
作モート９又はメ（方の動作モー１−９で、固定横端の
フレーム（規格フレーム）又は（１°な成変換可能なフ
レームを任意に生成し得る。前記双方の動作モードとＣ
よ、ユーザーのブＡ択に従っていくつかの低速伝送チャ
ネルが時間多１Ｒ化され残りのチャネルが集束形で使用
されイ４Ｉるモート°である。

第５図は、第４図のＩＩ眉ｉｉＪ　ＩＱ！＋　１２に、
よって発生したいくつかのクロック信号のＩ　Ｂ’ｌＪ
を示す。）ｌ／　−ムは、フレームラッチワード”ＭＶ
Ｔと低速伝送ヂャネル涜３のゲータに対応するτノート
”Ｍ、、Ｈワーｈ’　ｂｉ　５とワーｒＭ１とを含む一
連のブロックによって示されている。クロック信号）１
６ｍＴＲがノぞルスを送出する時間周期の間、フレーム
ラッチワード゛はこれらのパルスと１司期して多重ライ
ン上に送信される。同様に、ワード”Ｍ、３（誹クロッ
ク信号Ｈｅｍ３のパルスと同期して送信さね、る。残り
のワ−１’Ｍ５及びＭｌも同様？こしで送信される。

本発明によるフレーム構成変換可能なマルチプレクサを
第３図及び第４図に基いて上記に説明した。マルチプレ
クサｊこ期用された第４図の時間軸がフレーム１５．ｊ
ｊ成久換可能なデマルチプレクサでも使用さね、１′ｑ
ることは明ら乃１である。第６　Ｉ’ｌｌは、このよ゛
うなデマルチプレクサの１１３℃（略図を示す。このデ
マルチプレク°りのｆ＋’ｉ債はｒｐ；　３１ｇｌ及び
第４図に基いて説明したマルチ−オレクザの（１４造吉
同様である。

このダマ５レヂプレクー１屓Ｊ　％　監視手段１６とユ
ーザーインクフェースと（こ４ン名Ｊ、、；、：された
マイクロプロセッサ１８を含む。このマイクロプロセッ
サ１８はσ５に、フレームラッチワード９の検出認識手
段３２と、時間ｊ軸と、伝送背」′１１！１１ノ３Ｇと
に接続されている。７１ノ−ムＡ・・“パ成″１キ１（
１可能なデマルチプレクサは１Ｗに、く′、ｉＴｉ：　
ｉ：ｊ−＞−す１．）ｒｏアえを入力に受イｎし当該フ
レームから抽出されたｉｌ）寺成イ、′１号１）　ｒ　
ｅｌ・・・Ｄｒ　ｅＮ及びＩ）ｒｃ　１’イー送出する
同期デマルチプレクサ３４を含む。前記信けのうちの信
号ＤｒｅｊからＤ　ｒ　ｅ　ｒｑまではインクフェース
５で収集される。これらの信号の各々が各１つの低速伝
送チャネルに対応する。最後の信号ＤｒｅＴは伝送′１
￥１手段３６の入力１こ与えられる。同門デマルチプレ
クサ３４の入力に存在する多重信号Ｄｒ　ｅ　ＴＸを前
記出力の１つにスイッチングするのは、時間軸３８？こ
よって制？ｉｒ’Ｊされるコマンド９人力である。この
時間軸３８は史ｌこ箋信号Ｄｒｅ１“”ＤｒｅＨの伝送
速度に等し７い周波数を夫々有するクロック信号ｆＩｒ
ｅ１・・・Ｈｒ　ｅ　Ｎを送出する。これらのクロック
イ１３号は低昧伝送インタフェース５の入力にも与えら
れる。時間軸３８は更に、信号ＤｒｅＴの伝送速／ｆｌ
と等しい周ン反数を有しており伝送管理手段３６の入力
に力えられる（Ｆｊ号ＨｒｅＴを送出する。時間・咄３
８の同期化は、フレームラツチワーｒの検出認識手段３
２から出る信号によって行なイつれる。一方で低速イン
クフェース５と情報を交換し他方でマイクロプロセッサ
１８と情報を交換する監視手段１６は、第３図のフレー
ム構成変換可能マルヂゾレクザ柘記４１υの監視手段に
等しい。

フレーム構成変換自在なマルチプレク→ノーの場合と同
シく、マイクロプロセッサ１８は特に、時間ＩＩ＋１ｌ
１３８のランダムアクセスメモリに新しいフレーム構成
をコードする機能を果す。現行のフレーム構成は時間＋
＋’ｌｌｌ　３８の別のランダムアクセスメモリにコー
ドされ高速時間１ｔＩｌｔ＋　Ｉこよって読取られる。

第７図は、フレームｒｆ？成変換可能な多重化−多重分
離アセンブリを示す。このアセンブリは作動面から２つ
の部に分けられる。即ち、第３図と同様のフレーム（１
り成変換可能マルチプレクサと第６図と同様のフレーム
構成変換可能デマルチプレクサとから成る。マイクロプ
ロセッサノ３５、′″、ユーザーインクフェース１９及
び聴視手段１６の如きいくつかの手段は２つの部に共有
される。この図については詳細に説明しないが第３図及
び７１↓６図から容易に理解されよう。時間軸１２及び
３８の各各は、一方が同期マルチプレクサ８、他方が同
期デマルチプレクサ３４を制御しており、これらの時間
軸の構造は第４図の４１・Ｙ造に等しい。

第８図は、フレーム構成変換ｒｉＪ能な２つの多重化−
子爪分離アセンブリを局内網のデジタル化の分野で使用
した例である。（１°４成チヤネルは規格伝送速度を有
する。例えば、手段４０にデータを伝送するチャネルの
伝送速度は６４ｋｂｉｔ／秒、？に話４２に接続されて
おりコート９化アナログ信号とＡゼセ；−一”（ｓｌｇ
ｎａｌｉｌＩａｔｉｏｎ　　）とを搬送するチャネルの
伝送速度は７２ｋｂｉｔ／秒であり、加入者端末装ａｔ
４４．４６に接続されたチャネルの伝送ス（（度は夫々
８０．１４０ｋｂ口／秒である。史に、遠隔装置４８内
で情報が直接コード化される電話３９の如きアナログ手
段をも配設しくｉ＋る。遠隔装装置４８から発信される
信号の合成伝送速度は、接続された構成チャネル次第で
７０４．１５４４゜２０４８ｋｂｉｔ／秒又はそれ以−
ヒｊこなり得る。局内装置５０は、フレーム構造をＩｆ
１′！！シ、高速結線と遠隔マルチプレクサーデマルチ
ゾレクサと、ｉ４　Ｍ加入者の結線とコントロールとか
ら形成される巽システムに関する操作機能を；；ｔ：Ｉ
　７ｊｉｌする。局内装置＋Ｊ。

５０は、任意の伝送速度でフレームに挿入されたサービ
スデータノロツタを介して採用フレームの’ｃｉ’を造
と任意にその１３７４作情報との特性値を遠隔装置４８
に送信する。遠隔装置４８は同じサービスデータノロツ
タを介して、接続低速伝送チャネルの特性値（伝送速度
、アラーム、信号存在）を逆に局内装置５０に送信する
。

第９図は、フレーム］、￥成変換可能なマルチプレクサ
ーデマルチプレクザを、デジタルコード化されるテレビ
ジョンチャネル及びハイファイ音チャネルの配線の分野
１こ適用した例を示す。この例では結線が単一指向性で
ある。いくつかのテレビジョンチャネル又はハイファイ
音チャネルＳ１・・・Ｓ４は、１な隔装置５２内で１Å
以上の需要加入者にスイッチングされイ：）るように常
時多重化されている。

この遠隔装置は管に、第６図に示す如き多重分離サブア
センブリ５４とマルチポイント接続ユニット５６とを含
む。手段５５から送出され複数の加入者によって選択さ
れる神々のテレビジョン番組又はハイファイ音番組が第
３図のマルチプレクサ−コンセントレータ同様の手段６
０によって高速フレーム内に集束され、次に遠隔装置、
￥５２内でスイッチングされる。双方の伝送速度は毎秒
ギガビ゛ソトに達し得る。

この例で、局内装置５８は、（・１ｔ々の加入者ｒトリ
４ａから生じる外部コマンド“６２を受信する。

局内装置５８は、高速フレームに挿入さイ１．た→）゛
−ビスデータブロツクを介して、採用フレームノ’ｌｌ
’１造の特性値と実行すべきスイッチング命令とを遠隔
装置５２に伝送する。

【図面の簡単な説明】

第１図は、公知の多重化装置ｒｔｔの’Ｉｉ／／造の概
略説明図、第２図は、本発明のマルチプレクサによって
生成されるフレーム構造の概略説明図、第３図は、本発
明マルチプレクサの１つの具体例の概略説明図、第４図
は、４１３図のマルチプレクサで使用される本発明によ
る時間１ＩＩＩハの卸１部の説明図、第５図は、フレー
ムを４１・￥成すべく時間１１ＩＩ＋によって発生する
クロック信号のクロノグラフ、第６図は、本発明のデマ
ルチプレクサのイ辺略説明図、第７図は、本発明の多重
化−多重分離アセンノリの概略説明図、第８図は、局内
網のデジタル化の分野で使用される本発明のマルチプレ
クサの応用具体例の説明図、ｊＡ９図は、ビデオ通信の
分野で使用される本発明のマルチプレクサとデマルチプ
レクサとの応用具体例の説明図である。 ２・・・・・・マルチプレクサ、４，５．６・・・・・
・インタフェース、８・・・・・・同期マルチプレクサ
、１０・旧・・・・・伝送管理手段、１２・・・・・・
時間軸、１４・・・・・・フレームラッチワード挿入手
段、１６・・・・・・監視手段、１８・・・・・・マイ
クロプロセッサ、２０・・・・・・高速時間軸、２２・
・・・・・スイッチング素子、２４ａ。 ２４ｂ・・・・・・ランダムアクセスメモリ、２６・・
・・・・整形手段、２８・・・・・・クロック信号燃成
手段、３０・・・・・・整形手段、３２・・・・・・フ
レームラッチワード検出認識手段、３４・・・・・・同
期デマルチプレクサ、３６・・・・・・伝送管理手段、
３Ｂ・・・・・・時間１ｉ１１．４８・・・・・・遠隔
装置、５０・・・・・・局内装置、５２・・・・・・遠
隔装置、５４・・・・・・多重外＋＝！＃サブアセンブ
リ、５６・・・・・・マルチポイント接続ユニット、５
８・・・・・・局内装置。

Claims (9)

【特許請求の範囲】
1. （１）　　フレームがフレームラッチワード９とデータ
   ブロックとサービスブロックとを含んでおり、フレーム
   構成変換可能なマルチプレクサが、−任意の伝送速度の
   Ｎ個の低速伝送チャネルをＮ個の入力に受信し１つの多
   重信号を出力チャネルに送出する同期マルチプレクサと
   、−同期マルチプレクサの下流に配置されたフレームラ
   ッチワード挿入手段と、 −同期マルチプレクサとフレームラッチワード挿入手段
   とにクロック信号と同期信号とを送出する時間［励と、 １’ｉ？成チヤネルの状態とフレーム構成変換可能マル
   チプレクサの状すｊ４とを監視するための監視手段と、 一フレームのサービスブロックに充填される信号を同期
   マルチプレクサの入力に供給する伝送管理手段と、 一監視手段とフレームラッチワード９挿入手段と時間軸
   と伝送管理手段とに接続されておりランダムアクセスメ
   モリとリードオンリーメモリとを備えたマイクロプロセ
   ッサと、−マイクロプロセッサに接続されたユーザーイ
   ンタフェースと を含んでおり、前記時間軸が更に、 −高速時間軸とスイッチング素子と２つの記憶手段とク
   ロック信号及び同期信号のハ埋手段とを含んでおり、 一前記スイツチング素子は、２つの入力と２つの出力と
   を有してセリ１つの入力がマイクロプロセッサに接続さ
   れ別の入力が高速時間軸に接続されており更に出力のス
   イッチングを行なうべくマイクロプロセッサにより管理
   される１つのコマンド入力を有しており、−前記２つの
   記憶手段の各々はスイッチング素子の出力ｔこよってア
   ドレスされており、スイッチング素子を介して高速時間
   軸によってアドレスされる記憶手段が現行フレームの構
   成を格納しており且つｒｉミソ取アクセスされておりス
   イッチング素子を介してマイクロプロセッサによってア
   ト９レスされる記憶手段が新しいフレーム構成を記憶す
   べく書込アクセスされており、 一前記クロック信号及び同期信号の処理手段は高速時間
   軸によって読取られた記１．ハ手段の内容を入力１こ受
   信する こ七を特徴とするフレーム構成変換可能なマルチプレク
   サ。
2. （２）記憶手段の各々がランダムアクセスメモリである
   ことを特徴とする特許請求の範囲第１項に記・ｈ（のマ
   ルチプレクサ。
3. （３）２つの記憶手段が等しいことを特徴とする特許請
   求の範囲第１項又は第２項に記載のマルチプレクサ。
4. （４）クロック信号及び同期信号の発生手段が高速時間
   軸によって読取られる記憶手段に記憶されたワード９を
   入力に受信するデコーダを含むことを特徴とする特許請
   求の範囲第１項乃至第３項のいずれかに記載のマルチプ
   レクサ。
5. （５）　　フレームが、フレームラッチワード９とデー
   タブロックとザービスブロックとを含んでおり、フレー
   ム構成変換自在なデマルチプレクサが、 一人力に多重信号を受信し出力にＮ個の構成信号と１つ
   の補助信号とを送出する同期デマルチプレクサと、 一フレームラッチワード９探索手段と、−同期デマルチ
   プレクサとフレームラッチワード探累手段古にクロック
   信号及び同期信号を送出する時間りｂと、 １’Ｊ　Ｊｉｌｌ　５’マルチゾレクザの補助信号を、
   入力に受信する伝送管理手段と、 一フレームラッチワード探索手段と時間ｔｈａｔと伝送
   管理手段とに接続されておりランダムアクセスメモリと
   リードオンリーメモリとを備えたマイクロプロセッサと
   、 一マイクロプロセッサに接続されたユーザーインクフェ
   ースとを含んでおり、前記時間ｉｉ’ｌｌｌが 四ζこ、 一高速時間ｉ浦とスイッチング素子と２つの記憶手段と
   クロック信号及び同期信号のｆｆ１手段とを含んでおり
   、 一前記スイツチング素子は、２つの入力と２つの出力と
   を有して」６す、１つの入力がマイクロプロセッサに接
   続され別の入力が高速時間軸に接続されており、更に出
   力のスイッチングを行なうべくマイクロプロセッサによ
   り管理される１つのコマンド９人力を有しており、−前
   記２つの記憶手段の各々は、スイッチング素子の出力に
   よってアドレスされており、スイッチング素子を介して
   高速時間軸によってアト９レスされる記憶手段が現行フ
   レームの構成を格納しており且つ読取アクセスされてお
   りスイッチング素子を介してマイクロプロセッサによっ
   てアト９レスされる記憶手段が新しいフレーム構成を記
   憶すべく書込アクセスされており、 一前記クロック信号及び同期信号のり理手段は高速時間
   軸によって読取られた記憶手段の内容を入力に受信する ことを特徴とするフレーム構成変換可能なデマルチプレ
   クサ。
6. （６）記憶手段の各々がランダムアクセスメモリである
   ことを特徴とする特許請求の範囲第５項に記載のデマル
   チプレクサ
7. （７）２つのｈ己憶手段が等しいことを特徴とする特許
   請求の範囲第５項又は第６項に記載σ）デマルチプレク
   サ。
8. （８）　　クロック信号及び同期信号のｙｃｓｌ一手段
   が、高速時間軸によって読取られる記憶手段に記憶され
   たワードを入力に受信するデコーダを含むことを特徴と
   する特許請求の１１１Σ囲第５項乃至第７項のいずれか
   に記載のデマルチプレクサノ゛。
9. （９）特許請求のＨ１１＼囲第１項に記載のマルチプレ
   クサと特許請求の１１・１≧囲第５項に記載のデマルチ
   プレクサとを含んでおり、前記マルチプレクサと前記デ
   マルチプレクサとが１つのマイクロプロセッサと１つの
   ユーザーインタフェースとを共有していることを特徴と
   するフレーム４１＋７成変換可能な多爪化−多ｊａＰ分
   １９ｍシステム。 ＋＋　＋１）　　記憶手段の各々がランダムアクセスメ
   モリであることを特徴とする特許請求の範囲’Ｊ　９項
   に記載の多重化−多重分離システム。 ０１）２つの記憶手段が等しいことを特徴とする特許請
   求の範囲第９項に記載の多重化−多重分離システム０ ０２＋　　クロック信号及び同期信号のＬｔｆ、手段の
   各各が、高速時間軸によって読取られる記憶手段に記憶
   されたワードを入力に受信することを特徴とする特許請
   求の範囲第１０項又は第１１項に記載の多重化−多重分
   離システム。