JPS59201296A - Ｅｃｃ付メモリの誤り訂正チエツク方式 - Google Patents
Ｅｃｃ付メモリの誤り訂正チエツク方式Info
- Publication number
- JPS59201296A JPS59201296A JP58075277A JP7527783A JPS59201296A JP S59201296 A JPS59201296 A JP S59201296A JP 58075277 A JP58075277 A JP 58075277A JP 7527783 A JP7527783 A JP 7527783A JP S59201296 A JPS59201296 A JP S59201296A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- memory
- ecc
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は誤り訂正コード、とくに情報処理装置９Ｆ−に
１吏ノ目される１ビットエラー訂＋Ｅ、２ビツトエラー
検出↑幾１泪を有するＥＣＣ付データを格納するメモリ
の誤り訂正チェック方式に関するものである。
１吏ノ目される１ビットエラー訂＋Ｅ、２ビツトエラー
検出↑幾１泪を有するＥＣＣ付データを格納するメモリ
の誤り訂正チェック方式に関するものである。
（２）従来技術と問題点
従来、情報処理装置等において、悟頓１生向上のために
１ビットエラー訂正、２ビツトエラー・検出１幾能を、
ゼするＥＣＣＣ誤シ訂正コード）付のデータ全格納する
メモリが用いられる。このメモリを１史用する場合、Ｅ
ＣＣ誤シ訂正方式は時１１」Ｊがかかるため、対策とし
てはまず読出しデータを直ちに１更用に供し、ＥＣＣコ
ードによるチェックの結果正しければそのまま進め、−
ＥＣＣコードによるチェックの結果誤シが発生した時に
はそれを通知し、益出しのりトライを行なう方式がある
。このリトライを行なう場合、その前に誤り訂正回路に
より誤り訂正して正してデータをメモリに格納しておき
、リトライによる読出時には正しいデータが得られるよ
うにしたものである。
１ビットエラー訂正、２ビツトエラー・検出１幾能を、
ゼするＥＣＣＣ誤シ訂正コード）付のデータ全格納する
メモリが用いられる。このメモリを１史用する場合、Ｅ
ＣＣ誤シ訂正方式は時１１」Ｊがかかるため、対策とし
てはまず読出しデータを直ちに１更用に供し、ＥＣＣコ
ードによるチェックの結果正しければそのまま進め、−
ＥＣＣコードによるチェックの結果誤シが発生した時に
はそれを通知し、益出しのりトライを行なう方式がある
。このリトライを行なう場合、その前に誤り訂正回路に
より誤り訂正して正してデータをメモリに格納しておき
、リトライによる読出時には正しいデータが得られるよ
うにしたものである。
第１図はこの方式の１例を示す。すなわち、バソファメ
モリ１にはたとえば８バイト（６４ビツト）のデータに
対し８ビツトのＥＣＣが付与されたものが格納されてい
る。このメモリを使用する際、ＥＣＣコードをチェック
する必要があるが、その時間を短縮するため、まずレジ
スタ２，６上の読出しデータ、チェックビットのうち読
出しデータを分岐して使用に供する。一方、この読出し
データを元にしてチェックピット発生回路４で再度レジ
スタ５上のテエツクビレトを発生し、これとレジスタ６
上のチェックビットを比較器６で比較することによシシ
ンドロームを出力する。これを解読器ＣＤＥＣ）７で解
読し、１ビツト誤醸位置と２ビツトの誤シの４￥無を訂
正回路８に送る。訂正回路８は読出しデータに対し訂正
を行ない、メモリ１に正しいデータとそれに対応するチ
ェックビットをチェックピット発生回路１２にょシ書込
んだ後、リトライを行なう。すなわち、メモリ１に記憶
されたＥＣＣと読出し後のデータを元に作られたＥＣＣ
を比・蚊するものであるから、メモリ１にたとえば１ビ
ツト反私した擬似エラーを与えておけば、訂正回路８で
訂正され、読出しのりトライ前に正しいデータがメモリ
１に書込まれる１、当Ｗのメモリ１へのエラー発生モー
ドの箸込みからｎ１正データの４込みを経て読出しのｌ
／ トライに至る手順は従来手動操作を加味して行なわ
れていたが、データ量が大きい場合にはかなりの時間と
労力を要していた。
モリ１にはたとえば８バイト（６４ビツト）のデータに
対し８ビツトのＥＣＣが付与されたものが格納されてい
る。このメモリを使用する際、ＥＣＣコードをチェック
する必要があるが、その時間を短縮するため、まずレジ
スタ２，６上の読出しデータ、チェックビットのうち読
出しデータを分岐して使用に供する。一方、この読出し
データを元にしてチェックピット発生回路４で再度レジ
スタ５上のテエツクビレトを発生し、これとレジスタ６
上のチェックビットを比較器６で比較することによシシ
ンドロームを出力する。これを解読器ＣＤＥＣ）７で解
読し、１ビツト誤醸位置と２ビツトの誤シの４￥無を訂
正回路８に送る。訂正回路８は読出しデータに対し訂正
を行ない、メモリ１に正しいデータとそれに対応するチ
ェックビットをチェックピット発生回路１２にょシ書込
んだ後、リトライを行なう。すなわち、メモリ１に記憶
されたＥＣＣと読出し後のデータを元に作られたＥＣＣ
を比・蚊するものであるから、メモリ１にたとえば１ビ
ツト反私した擬似エラーを与えておけば、訂正回路８で
訂正され、読出しのりトライ前に正しいデータがメモリ
１に書込まれる１、当Ｗのメモリ１へのエラー発生モー
ドの箸込みからｎ１正データの４込みを経て読出しのｌ
／ トライに至る手順は従来手動操作を加味して行なわ
れていたが、データ量が大きい場合にはかなりの時間と
労力を要していた。
（３）発ツノの・目的
本発明の目的はＥＣｑ付データを格納したメモリにおけ
る訂正可能誤りの検出、訂正機能をチェックするため、
構成が間車で短時間処理できるＥＣＣ付メモリの誤シ訂
正チェック方式を提供することである。
る訂正可能誤りの検出、訂正機能をチェックするため、
構成が間車で短時間処理できるＥＣＣ付メモリの誤シ訂
正チェック方式を提供することである。
（４＞ ＋”ｆ＝明の構成
前内己目的を達成するため、本発明のＥＣＣ４−Ｊメモ
リの誤シ訂正チェック方式は、Ｅｃｃ付データを格納す
るメモリ使用時、読出しデータを直ちに使用に供すると
ともに、ＥＣＣコードのチェックを行ない、ＥＣＣコー
ドにょる誤シ発生時には読出しのりトライを行ない、と
のりトライ前に誤り訂正した正しいデータ合格ｄ＋ し
て読出すようにしたＥＣＣ付メモリの誤り訂正方式にお
いて、通常のデータＳ込み時に（は訂正可能な擬似誤り
を含めたデータを１ｔ１込み、該データの１況出し時に
訂正０Ｔ ＋稲な誤りを検出すると誤りを訂正して正し
いデータ金再蓬込みする手段を設け、訂正可能誤りの検
出、訂正機１走をチェックすることを特徴とするもので
るる。
リの誤シ訂正チェック方式は、Ｅｃｃ付データを格納す
るメモリ使用時、読出しデータを直ちに使用に供すると
ともに、ＥＣＣコードのチェックを行ない、ＥＣＣコー
ドにょる誤シ発生時には読出しのりトライを行ない、と
のりトライ前に誤り訂正した正しいデータ合格ｄ＋ し
て読出すようにしたＥＣＣ付メモリの誤り訂正方式にお
いて、通常のデータＳ込み時に（は訂正可能な擬似誤り
を含めたデータを１ｔ１込み、該データの１況出し時に
訂正０Ｔ ＋稲な誤りを検出すると誤りを訂正して正し
いデータ金再蓬込みする手段を設け、訂正可能誤りの検
出、訂正機１走をチェックすることを特徴とするもので
るる。
（５）兄明の実施例
第２図は水元ツ］の安部の実施例の構成説明図である。
第１図に示したＥＣＣ付メモリの誤り訂正チェック方式
を１ｊｔｌ提とし、このメモリ１の当初のエラー元生モ
ードにおける書込みと、リトライ前の誤シを訂正した正
しいデータの再普込みを簡単なノ・−ド構成で自動的に
行ない短時間に処理しうるようにしたものである。
を１ｊｔｌ提とし、このメモリ１の当初のエラー元生モ
ードにおける書込みと、リトライ前の誤シを訂正した正
しいデータの再普込みを簡単なノ・−ド構成で自動的に
行ない短時間に処理しうるようにしたものである。
同図は、第１図のバッファメモリ１の入力部の前段を示
したものである。
したものである。
すなわち、バッファメモリ１に、潜込まれるデータ８バ
イト（６４ビツト）が記憶データレジスタ１１から人力
し、それぞれのビットがら′）＋岐してチェックビット
発生回路１２に入れて８ビツトのチェックビットＥＣＣ
を作り８バイトデータに付〃口してバッファメモリ１に
記憶させる。その中の８バイトデータの１ビツト（ビッ
ト”０″）とｌ’ＪＤ回路１４の出力をＥＯＲ１路１５
全通して人力きせる。ＡＮＤ回路１４の一方の入力とし
てエラー発生モード１８号を、他方の入力としてインバ
ータ１６を介して再薩込信号を与える。
イト（６４ビツト）が記憶データレジスタ１１から人力
し、それぞれのビットがら′）＋岐してチェックビット
発生回路１２に入れて８ビツトのチェックビットＥＣＣ
を作り８バイトデータに付〃口してバッファメモリ１に
記憶させる。その中の８バイトデータの１ビツト（ビッ
ト”０″）とｌ’ＪＤ回路１４の出力をＥＯＲ１路１５
全通して人力きせる。ＡＮＤ回路１４の一方の入力とし
てエラー発生モード１８号を、他方の入力としてインバ
ータ１６を介して再薩込信号を与える。
この構成において、エラー発生モードがオン（１″）で
、再書込信号が”０”の時は８バイトデータの１ビツト
（ビット″ｏ″）を反転させてル頃１以エラーとしてバ
ッファメモリ１に４込むので、第１図で説明したように
、この８バイトデータの読出しデータからチェックピッ
ト発生回路４で作成したチェックビット５は、チェック
ピット発生回路１２で作成したチェックビット３の内容
とは異なるから′ｐｓ読６７で解読した結果は訂正可能
の１ビツトエラーとなる。
、再書込信号が”０”の時は８バイトデータの１ビツト
（ビット″ｏ″）を反転させてル頃１以エラーとしてバ
ッファメモリ１に４込むので、第１図で説明したように
、この８バイトデータの読出しデータからチェックピッ
ト発生回路４で作成したチェックビット５は、チェック
ピット発生回路１２で作成したチェックビット３の内容
とは異なるから′ｐｓ読６７で解読した結果は訂正可能
の１ビツトエラーとなる。
これが訂正回路８で訂正され、リトライ前にバソファメ
モリ１に再潜込みする場合には、再ｄ込信号（”１′）
となり、ＥＯＲ回路１５の入力のピット”ｕ″は反転さ
れず訂正された正しいデータがチェックピット発生回路
１２からのチェックピットとともにバッファメモリに書
込まれる。
モリ１に再潜込みする場合には、再ｄ込信号（”１′）
となり、ＥＯＲ回路１５の入力のピット”ｕ″は反転さ
れず訂正された正しいデータがチェックピット発生回路
１２からのチェックピットとともにバッファメモリに書
込まれる。
（６）発明の詳細
な説明したように、本発明は、ＥＣＣ付メモリの入力部
に、エラー発生モードでは１ビット反転させて擬ｌ以エ
ラーを入力し、メモリ以下の訂正ｒｊＴ能誤り訂正機能
をチェックして、最終的にリトライ前の再舊込み時には
訂正された正しいデータを自動的に斗込むという１１１
ｊ単な構成を設けたものである。これにより、ＥＣＣ付
メモリの訂正四目目誤り処理のチェックの時間を短縮す
る効果が大きい。また、この方式によれば、常に誤りデ
ータを書込むことによシリトライを繰返えして正しいデ
ータが得られずりトライアウトとなるようなことが防止
でき、ＵｉＥ可能誤りの検出、訂正ｉ込み。
に、エラー発生モードでは１ビット反転させて擬ｌ以エ
ラーを入力し、メモリ以下の訂正ｒｊＴ能誤り訂正機能
をチェックして、最終的にリトライ前の再舊込み時には
訂正された正しいデータを自動的に斗込むという１１１
ｊ単な構成を設けたものである。これにより、ＥＣＣ付
メモリの訂正四目目誤り処理のチェックの時間を短縮す
る効果が大きい。また、この方式によれば、常に誤りデ
ータを書込むことによシリトライを繰返えして正しいデ
ータが得られずりトライアウトとなるようなことが防止
でき、ＵｉＥ可能誤りの検出、訂正ｉ込み。
リトライ成功という一連の手順のチェックが＝Ｔ能とな
る。
る。
第１図は本発明を適用するＥＣＣ付メモリの誤り訂正方
式の説明図、第２図は本発明の甥部の寿施例説明図であ
シ、図中、１はバッファメモリ、２．３，５．１１はレ
ジスタ、４．１２はチェックピット発生回路、６は比較
回路、７は解読器、８は訂正回路、１６はインバータ、
１４はＡＮＤＬ！２１路を示す。 特許出願人 富士通株式会社 複代理人 弁理士 １）坂 善 垂
式の説明図、第２図は本発明の甥部の寿施例説明図であ
シ、図中、１はバッファメモリ、２．３，５．１１はレ
ジスタ、４．１２はチェックピット発生回路、６は比較
回路、７は解読器、８は訂正回路、１６はインバータ、
１４はＡＮＤＬ！２１路を示す。 特許出願人 富士通株式会社 複代理人 弁理士 １）坂 善 垂
Claims (1)
- ＥＣＣ付データを格納するメモリの使用時、読出しデー
タを直ちに使用に供するとともに、ＥＣＣコードのチェ
ックを行ない、ＥＣＣＣコードによる誤り発生時には読
出しのりトライを行ない、該す）ライ前に誤り訂正した
正しいデータを格納して読出すようにしたＥＣＣ付メモ
リの誤シ訂正方式において、通常のデータ潜込み時には
訂正可ｈｅな擬似誤りを倉めたデータをδ込み、該デー
タの読出し時に訂正可能な誤りを検出すると誤りを訂正
して正しいデータを再、ｄ込みする手段を設け、訂正可
能誤シの恢出、訂正機能をチェックすることを特徴とす
るＥＣＣ付メモリの誤り訂正チェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075277A JPS59201296A (ja) | 1983-04-28 | 1983-04-28 | Ｅｃｃ付メモリの誤り訂正チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075277A JPS59201296A (ja) | 1983-04-28 | 1983-04-28 | Ｅｃｃ付メモリの誤り訂正チエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201296A true JPS59201296A (ja) | 1984-11-14 |
| JPS6240742B2 JPS6240742B2 (ja) | 1987-08-29 |
Family
ID=13571570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075277A Granted JPS59201296A (ja) | 1983-04-28 | 1983-04-28 | Ｅｃｃ付メモリの誤り訂正チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201296A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139857A (ja) * | 1984-12-12 | 1986-06-27 | Fujitsu Ltd | メモリ回路の検査方式 |
| JP2010003348A (ja) * | 2008-06-19 | 2010-01-07 | Toshiba Corp | 半導体記憶装置及び誤り訂正方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427342A (en) * | 1977-08-02 | 1979-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Mic-formed bridge t-type constant resistance circuit |
| JPS5690500A (en) * | 1979-12-25 | 1981-07-22 | Toshiba Corp | Semiconductor memory device |
| JPS57208699A (en) * | 1981-06-19 | 1982-12-21 | Fujitsu Ltd | Storage device |
-
1983
- 1983-04-28 JP JP58075277A patent/JPS59201296A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427342A (en) * | 1977-08-02 | 1979-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Mic-formed bridge t-type constant resistance circuit |
| JPS5690500A (en) * | 1979-12-25 | 1981-07-22 | Toshiba Corp | Semiconductor memory device |
| JPS57208699A (en) * | 1981-06-19 | 1982-12-21 | Fujitsu Ltd | Storage device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139857A (ja) * | 1984-12-12 | 1986-06-27 | Fujitsu Ltd | メモリ回路の検査方式 |
| JP2010003348A (ja) * | 2008-06-19 | 2010-01-07 | Toshiba Corp | 半導体記憶装置及び誤り訂正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6240742B2 (ja) | 1987-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502732A (en) | Method for testing ECC logic | |
| JP2772391B2 (ja) | 不良データアルゴリズム | |
| EP0265639B1 (en) | ECC circuit failure verifier | |
| US6408417B1 (en) | Method and apparatus for correcting soft errors in digital data | |
| JPH0260013B2 (ja) | ||
| EP1164589A1 (en) | Storage device having an error correction function | |
| JPH0417535B2 (ja) | ||
| JPS61169940A (ja) | 多重エラ−訂正方法 | |
| JPS59201296A (ja) | Ｅｃｃ付メモリの誤り訂正チエツク方式 | |
| JPH06274421A (ja) | データ保証方式 | |
| JP3190867B2 (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
| JPH06301604A (ja) | 記憶再生システム | |
| JPH01194046A (ja) | メモリアクセス方式 | |
| JP2000099410A (ja) | メモリ制御回路と情報処理装置 | |
| JPH08129510A (ja) | メモリデータ訂正装置 | |
| JPS6261974B2 (ja) | ||
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| SU868844A1 (ru) | Запоминающее устройство с контролем | |
| JPS598061A (ja) | エラ−訂正・検出回路の診断方法 | |
| JPS58172760A (ja) | コントロ−ルメモリのエラ−リカバリ方式 | |
| JPS6232822B2 (ja) | ||
| JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
| JPH01140356A (ja) | Ｅｃｃ回路チェック方式 | |
| JPS5837638B2 (ja) | キオクソウチ | |
| JPS5823678B2 (ja) | ジコチエツクキノウオユウスルアヤマリテイセイカイロ |