JPS59200442A - ハイブリツド集積回路 - Google Patents

ハイブリツド集積回路

Info

Publication number
JPS59200442A
JPS59200442A JP58073828A JP7382883A JPS59200442A JP S59200442 A JPS59200442 A JP S59200442A JP 58073828 A JP58073828 A JP 58073828A JP 7382883 A JP7382883 A JP 7382883A JP S59200442 A JPS59200442 A JP S59200442A
Authority
JP
Japan
Prior art keywords
integrated circuit
silicone resin
sealing
resin
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58073828A
Other languages
English (en)
Inventor
Kenichi Mori
健一 森
Kohei Suzuki
公平 鈴木
Akira Takayama
暁 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58073828A priority Critical patent/JPS59200442A/ja
Publication of JPS59200442A publication Critical patent/JPS59200442A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/296Organo-silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数個の集積回路チップを備えたハイブリッ
ド集積回路に関し、特(二集積回路チップの封止構造を
改良したハイブリッド集積回路(=関する。
〔発明の技術的背景とその問題点〕
複数個の集積回路チップを回路パターンを有する一個の
基板上に固定し、ワイヤボンディング等で電気的に接続
するハイブリッド集積回路は、例えば大容量のメモリ、
サーマルヘッドの駆動回路部、密着センサ等の光電変換
器の駆動回路部等、多方面で利用されている。
このようなハイブリッド集積回路におりては、集積回路
チップを封止前の段階で基板上に実装するので、この集
積回路チップ表面、ボンディングワイヤ等の接続部を外
部から保護するため、樹脂(二より封止することが行な
われている。封止用の樹脂としてはエポキシ樹脂、シリ
コーン樹脂等がある。しかしながら、エポキシ樹脂は密
着性、耐湿性には優れているものの、ハロゲンイオン、
アルカリイオン等の不純物の含有量が多く、集積回路チ
ップのAz配線の腐食、半導体の特性変化等の欠点があ
る。またシリコーン樹脂は耐薬品性、集積回路チップ、
ボンディングワイヤ等(=与える応力が小さい等の利点
があるものの、密着性(=劣り、耐湿性の点で問題があ
る。またシリコーン樹脂としてゲル状のものを用いれば
応力は一層低減されるCのの、外力に対しては非常に弱
く、簡単(二剥離してしまう。
また膜形成(=際して、硬化前の樹脂は流動性が比較的
大きいため、一層で形成する場合は集積回路チップの周
囲(二流れ止めを形成する必要がある。
従って高密度に集積回路チップが実装されたハイブリッ
ド集積回路(二は適用が困難であった。
このように樹脂には一長一短がある。また樹脂を組合わ
せて封止することも研究されている。
例えば第1図に示すようにエポキシ樹脂とゴム状シリコ
ーン樹脂を用いた封止構造がある。基板(1)上に固定
された複数個の集積回路チップ(2)は、基板(1)上
の配線パターン(図示せず)にホンディングワイヤ(3
)により電気的C二接続されている。集積回路チップ(
2)はゴム状シリコーン樹脂(6)によりそれぞれ個別
(二被覆されており、さら1−全体を覆うようにエポキ
シ樹脂(7)(二よりコーティングされている。
このような構成を有するハイブリッド集積回路(−おい
ては、エポキシ樹脂、シリコーンat IBMのそれぞ
れの特徴を得ることができるものの、まだ内部ストレス
が大きく、ボンディングワイヤのd線等の恐れがある。
また、集積回路チップ封止後、故障の発生等により、個
々の集積回路チップを交換する場合、ゴム状シリコーン
樹脂は耐薬品性(2優れているため完全(二除去するこ
とは困難である。
従って交換したのち、再度ボンディングワイヤを接続し
た場合の接着強度が初回(二比べ低下してしまうため、
このような集積回路チップの交換は困難なことであった
〔発明の目的〕
本発明は以上の点を考慮してなされたもので、外力に対
して安定であり低ストレスな封止構造を有するハイブリ
ッド集積回路を提供することを目的、とする。さらには
集積回路チップごとの交換の容易な封止構造を有するハ
イブリッド集〜積回路を提供することを目的とする。
〔発明の概要〕
本発明は、 基板と: この基板−ヒに固定された集積回路チップと;この集積
回路千ツブを被覆するように設けられたゲル状シリコー
ン樹脂からなる第1の封止層と;この第10附止層を被
覆するように設けられたゴム状シリコーン樹脂からなる
第2の封止層:とを具備したことを特徴とするハイブリ
ッド集積回路である。
本発明においては、ゲル状シリコーン樹脂及びゴム状シ
リコーン樹脂の2層の封止構造とする。
本発明に用いられるシリコーン樹脂は、JCB、用とし
て一般に知られているものであり、Na、に等のアルカ
リ元2.C/等のハロゲン元素ともに数PPm以下の含
有量である高純度のもの、また使用の際の熱サイクル(
二耐えるように170〜200℃の熱試験に耐えるもの
を用いる。
本発明C二おいて、直接集積回路チップ(二接している
のは、塑性変形容易なゲル状シリコーン樹脂であるため
、ストレスが、エポキシ樹脂、ゴム状たエポキシ樹脂等
(二比べ、不純物含有量が少ないため、集積回路チップ
上のAI!配線等の腐食の恐れもなく、集積回路チップ
を構成するSi基板等の半導体基板に悪影響をおよぼす
恐れもない。また、ゲル状シリコーン樹脂°を弾性体で
あるゴム状シリコーン樹脂で覆っているため、ゲル状シ
リコーンのみの場合に比ベメタクレン、トリクレン等の
有機溶剤に対する耐薬品性が向上するとともに、ゲルシ
リコーン樹脂(:比べすぐれている。またゴム状シリコ
ーン樹脂でゲル状シリコーン樹脂の流動を防止している
ため、たとえば熱温度変化(2伴なうゲル状シリコーン
樹脂の体積変化を減少することができるため、ボンディ
ングワイヤ等に対するストレスが低下し、断線等を防止
することができる0 さら口、複数個の集積回路チップ(二、個別に第1及び
第2の封止層を形成し、個々のチップごとの封止を行々
うことにより種々の効果を得るととができる。例えば−
個のチップを交換する場合でも、他のチップの封止を損
なうことなく交換することができる。この場合、ゲル状
シリコーン樹脂は例えば綿棒等を用い、トリクレン、メ
タクレン等の有機溶剤により容易C二除去することがで
きる。
従って交換後に再度ボンディングワイヤを接続する場合
も残留樹脂成分がほとんどないため、初回と同程度の接
着強度を再現することができる。
またシリコーン樹脂を用いて一層で形成する場合は、そ
の流動性による広がりを防止するため流れ止めを形成す
る必要があったが、層を2度に分けて形成すること(二
より広がりを防止しているため、流れ止めを形成する必
要がない。また、個々に封止しているため、ゲル状シリ
コーン樹脂で複数の集積回路チップを共通に封止する場
合に比べ、少量ですむ。封止用の樹脂は、その量が多く
なるとボンディングワイヤ等(−与える応力が大きくな
るため少ない方がより良込。また流れ止めを設ける必要
が々いため、集積回路チップの実装密度があがった場合
でも、個々のチップごと(二封止することが可能である
また必要に応じ、第3の封止層として、エポキシ樹脂、
ウレタン樹脂、アクリル樹脂等の非シリコーン樹脂を形
成して、さら(2耐湿性の向上を図ることもできる。こ
の場合例えばエポキシ樹脂は、各集積回路チップ共通に
形成してもよい。このように共通に形成した場合、ゴム
状シリコーン樹脂はメタクレン、トリクレン等の有機溶
剤に強いため、エポキシ樹脂のみをこのような有機溶剤
で除去するととは可能である。従ってエポキシ樹脂のみ
を除去すれば、前述のごく個々の集積回路チップの交換
が可能である。また、ゲル状シリコーン樹脂(熱膨張率
9 x 10 ’ (’O−’) ) 、ゴム状シリコ
ーン樹脂(3x IO−’ (”O’)) 、エポキシ
樹脂(22〜7×1O−s(υ−1))と順C二小さく
なるため、第2の封止層であるゴム状シリコーン樹脂が
熱膨張率の差によるストレスの緩和層の役割を果たし、
エポキシ樹脂層を形成して′もボンディングワイヤ等に
与える影響は小さい。さらにゴム状シリコーン樹脂はゲ
ル状シリコーン樹脂より不純物の侵入を防止する効果が
太きいため、工゛ポキシ樹脂からゲル状シリコーン樹脂
への不純物の侵入を防止することができ、集積回路チッ
プへの不純物による悪影響の恐れがない。
〔発明の効果〕 以上説明したよう(二本発明によれば、ゲル状シリコー
ン樹脂とゴム状シリコーン樹脂の2層構造の封止とした
こと(二より、外力鑑二対して安定であり低ストレスか
つ集積回路チップの交換が容易なハイブリッド集積回路
を得ることができる。
従って多数個の集積回路チップを有するサーマルヘッド
の駆動回路部、ファクシミリ等の光学的読取部である密
着センサ等の駆動回路部等ζ:用いると非常(二有効で
ある。
〔発明の実施例〕
本発明の実施例を以下(二説明する。
第2図(a)は本発明の実施例を示すノ1イブリッド集
積回路の断面図であり、第2図(b)(2第2 t’2
1 (all八人拡大図を示す。
基板(1)上(:複数個の集積回路チップ(2)を固定
し、基板(1)上の配線パターン(図示せず)(ニボン
デイングワイヤ(3)により電気的に接続する。続いて
各第1の封止層(4)を形成する。この第1の封止層←
)は、ディスペンサーを用い、千ツブω)瑞から]、5
:に露以内(二おさまるようにスポットした後、クリー
ンブース内で熱硬化させる。次(二、ゲル状シリコーン
樹脂の物理的特性がほぼ飽和した時点でこの第封止層(
5)をコーティングする。この第2の封止層(5)は少
なくとも下層である第1の封止i脅(4)を完全に覆う
よう(二形成し、第2の封止層(5)の占有面積を第1
の封止層(4)の占有面積より広くし、第2の封止層(
5)の一部が基板(1)と接触するように形成すること
が好ましい。
このようにして形成したハイブリッド集積回路ニラいて
(−20”O(30J )=120 ’0 (30m、
 )) ノtニートサイクルで環境試験を行なった。比
較例としてゲル状シリコーン樹脂を第1の封止層とし、
硬化後さらにゲル状シリコーン樹脂からなる第2の封止
層を形成したものについても同様の試験を行なった。そ
の結果を下表に示す。下表においてはボンディングワイ
ヤの接触不良件数を示す。
表 実施例−1及び比較例−1はとも雇ニワイヤのボンディ
ング強度が安定したものであり、両方とも接触不良は発
生しなかった。しかし麿からボンディング強度の不安定
なものを用いた実施例−2及び比較例−2シニおいては
、本発明の実施例−2の方が接触不良件数が少ないこと
がわかる。
これは、本発明の実施例が、ゴム状シリコーン樹脂によ
り、ゲル状シリコーン樹脂の体積膨張をある程度防止し
ているためと考えられる。すなわち、ゲル状シリコーン
樹脂は、たしかにボンディングワイヤ(二対するストレ
スは小さいものの、熱サイクルによる体積変化率が大き
い。従ってゴム状シリコーン樹脂(二よる封止がない場
合の方が、大きく々るため、ワイヤの接触不良が生ずる
と考えられる。
才たシリコーン樹脂一層のみを用いた場合は、ピンホー
ル等の欠陥が生じやすく、耐湿性、密封性等の点で問題
がある。%(2集積回路チップの角部(B)(二おいて
封止層が薄くなるため、ピンホール等が生じやすい。し
かしながら本発明においては二層にシリコーン樹脂を封
止した構成をとるため、ピンホールが生じにくく耐湿性
、密封性等においてもすぐれている。
才たゲル状シリコーン樹脂のみでは、このような角部(
B)において封止層が薄く々るのを防止するため、かな
り大量の樹脂により封止を行なっていたが、樹脂量が多
くなるとワイヤに与えるストレスが大きくなってしまう
。この点本発明(−よれば樹脂量は最小限ですみ、スト
レスの増大等の恐れがない。
l¥jに、熱サイクル;:対しての封止の安定性が良好
であるため、サーマルヘッド等の発熱量の大きい装置等
の温度変化の激しい装置C2応用すると効果的である。
また集積回路チップが多数となるにつれ、集積回路チッ
プの故障の率は高くなるので、本発明のごとく個々Cニ
チップ交換が可能であれば、正常な部分には何ら影響を
与えることなくチップ交換ができるため、非常C二有効
である。
また個々の集積回路チップ素子な封止後に交換する場合
、例えばゴム状シリコーン樹脂C二より封止を行なって
いるものでは、ゴム状シリコーン樹脂が有機溶剤(二対
して非常に安定であるため封止層剥離、除去の後、ポン
ディングパッド上に樹脂が残留してしまい、新たにボン
ディングワイヤを接着した時の接着強度が初回に比べ極
端(−おちる。
これに対しゲル状シリコーン樹脂はメタクレン。
トリクレン等の有機溶剤により除去可能であり。
交換後のボンディングワイヤの接着強度もほぼ初回と同
程度(二まで再現される。
このよう(二本発明(=よれば、 ■ 低ストレス ■ 耐薬品性(2優れている ■ 個々の集積回路チップごとの交換が可能■ 交換後
のボンディング強度の再現性が良好等のすぐれた封止構
造を有するハイブリッド集積回路を得ることができる。
【図面の簡単な説明】
第1図(:従来のハイブリッド集積回路の断面図。 第2図は本発明のハイブリッド集積回路の断面図。 l・・・基板 2・・・集積回路チップ 4・・・第1の封止層 5・・・第2の封止層

Claims (2)

    【特許請求の範囲】
  1. (1)  基板と、 この基板上に固定された集積回路チップと、との集積回
    路チップを被覆するよう(二設けられたゲル状シリコー
    ン樹脂からなる第1の封止層と、この第1の封止層を被
    覆するよう(二設けられたゴム状シリコーン樹脂からな
    る第2の封止層とを具備したことを特徴とするハイブリ
    ッド集積回路。
  2. (2)前記集積回路チップを複数個具備し、前記第1の
    封止層が個々の集積回路チップごとに形成され、前記第
    2の封止層が第1の封止層を覆うように個々の集積回路
    チップごとに形成されたことを特徴とする特許請求の範
    囲第1項記載のハイブリッド集積回路。
JP58073828A 1983-04-28 1983-04-28 ハイブリツド集積回路 Pending JPS59200442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58073828A JPS59200442A (ja) 1983-04-28 1983-04-28 ハイブリツド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58073828A JPS59200442A (ja) 1983-04-28 1983-04-28 ハイブリツド集積回路

Publications (1)

Publication Number Publication Date
JPS59200442A true JPS59200442A (ja) 1984-11-13

Family

ID=13529391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58073828A Pending JPS59200442A (ja) 1983-04-28 1983-04-28 ハイブリツド集積回路

Country Status (1)

Country Link
JP (1) JPS59200442A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340458A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2016162895A (ja) * 2015-03-02 2016-09-05 株式会社東芝 光結合装置および絶縁装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340458A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2016162895A (ja) * 2015-03-02 2016-09-05 株式会社東芝 光結合装置および絶縁装置
US10483424B2 (en) 2015-03-02 2019-11-19 Kabushiki Kaisha Toshiba Signal coupling device
US11430926B2 (en) 2015-03-02 2022-08-30 Kabushiki Kaisha Toshiba Signal coupling device

Similar Documents

Publication Publication Date Title
JPH0682765B2 (ja) 液晶表示素子
US5712507A (en) Semiconductor device mounted on die pad having central slit pattern and peripheral slit pattern for absorbing
JPS6317338B2 (ja)
US20010013643A1 (en) Semiconductor integrated circuit device
JPS59200442A (ja) ハイブリツド集積回路
JPS6046040A (ja) 半導体装置
JPS5828860A (ja) 半導体装置及びその製造方法
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JP2001304999A (ja) 圧力センサ
JPS6167247A (ja) 混成集積回路
JPS61148824A (ja) 半導体装置の製造方法
JPS61102758A (ja) 樹脂封止型半導体装置
JPH0142356Y2 (ja)
JP2833162B2 (ja) 回路基板への実装方法
JP2633285B2 (ja) 車載用混成集積回路装置
JPS63116451A (ja) 混成集積回路装置
JPS62108554A (ja) 混成集積回路装置及びその製造方法
JPS5998540A (ja) 半導体装置
JPS5893359A (ja) 半導体装置
JPS5979555A (ja) 樹脂封止型半導体装置の製造方法
JP3354716B2 (ja) 半導体集積回路装置の製造方法
JPS61222239A (ja) 樹脂封止体
JPH0511661B2 (ja)
JPS63229166A (ja) 樹脂塗布装置
JPS6163042A (ja) 樹脂封止半導体装置