JPS5919668B2 - クロツク安定化回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、カラー画像信号を離散的にサンプルする場合
に使用するクロック発生器の出力クロックを安定させる
クロック安定化方式に関するものである。

従来、ＮＴＳＣ映像信号からＹ信号、Ｃ信号を離散的に
サンプルする場合のクロックは、画像信号とは独立に高
安定度発振器などから得ていた。

ところが、画像信号の繰わ返えし周波数とクロック周波
数の比が厳密には一定にならず、変動していたため、画
像信号をディジタル的に処理する場合の精度が低下する
欠点があつた。５ 本発明の目的は、上記した従来技術
の欠点を除去し、クロックの繰わ返えし周波数の精度お
よび安定度を向上させることにある。

本発明は、画像信号の同期信号をクロックを用いてサン
プルし、それをメモリに蓄積し、画像信１０号の同期信
号の周期だけシフトレジスタ的に順次読み出すことによ
り遅延させた波形と、遅延させない波形の位相を比較し
、その結果をクロック発生器にフィードバックさせるこ
とにより上記目的を達成したものである。

以下、本発明の具体的実１５施例を述べ詳述する。第１
図は本発明の一実施例を示すクロック安定化回路のブロ
ック図であつて、図中、１は画像信号入力端子、２は同
期分離回路、３は画像同期信号を一時蓄積し、遅延させ
るためのメモリ、４は２０位相比較回路で、その出力は
クロック発生器５にフィードバックされている。

第１図において、画像信号は、入力端子１から同期分離
回路２を経て同期信号のみを抽出され、その抽出された
同期信号の一方はメモリ３に、他方は位相比較回路４に
２５伝送される。メモリ３により遅延させられた同期信
号も位相比較回路４に入力され、その位相比較回路４に
おいて遅延しない同期信号と位相を比較され、その出力
がクロック発生器５へフィードバックされる。３０メモ
リ３の容量は、遅延時間Ｔとクロックの繰わ返し周波数
ｆで決まわ、Ｔｆサンプル分だけあればよい。

遅延時間Ｔは、例えば、水平走査周期又は、垂直走査周
期、フレーム周期のように、同期信号の３５周期性が存
在する時間を選ぶ。

今、メモリ３がｓサンプル分の容量があるとする。

但し、５＝Ｔ０、ｆ０とする。（Ｔｏ：設定ＩＡペーし
た遅延時間。

ＦＯ：理想的なクロツクの繰シ返し周波数。）クロツク
の繰ク返し周波数ｆがＦ。より大だと、遅延時間Ｔ＝Ｓ
／ｆ＜ＴＯ＝Ｓ／ＦＯとなｂ１設定遅延時間Ｔ。より小
になるので、位相比較回路４が、メモリ３を通過した同
期信号の位相の進みを検出し、クロツク発生器５のクロ
ツクの繰ク返し周波数を低くするように制御する。又、
逆に、ｆ＜ＦＯの時は、遅延時間Ｔ＞ＴＯとなり設定遅
延時間Ｔ。ｊ．ｂ大になるので、位相．比較回路がメモ
リ３を通過した同期信号の位相の遅れを検出し、クロツ
ク発生器５のクロツクの繰）返し周波数を高くするよう
に制御する。第２図は、第１図に示す位相比較回路４の
一構成例を、第３図は第２図の入、出力波形を示すタイ
ムチヤートである。

第２図に示すように、位相比較回路４は、アナログ減算
回路８、極性反転回路９、低域ｆ波器１０、タイミング
発生回路１１よシ構成される。そして、位相比較回路４
の入力端子６，７には第３図に示す如き同期信号１３、
同期信号１４がそれぞれ入力される。今、同期信号入力
端子６からの信号の位相が進んでいるとする。この入力
端子６，７からの同期信号波形は、アナログ減算回路８
を経て同期信号入力波形１３より同期信号入力波形１４
を減算した出力波形１５を出力する。この波形は、同期
パルスの前縁ど後縁で極性が異るので、極性反転回路９
で同期パルスの後縁に相当する部分だけ極性反転タイミ
ングパルス１６により極性を反転させると、極性の揃づ
た出力信号１７が得られる。この波形を低域戸波器１０
により平滑化した後出力端子１２に、クロツク制御電圧
として出力される。又、極性反転タイミングパルス１６
は、同期信号入力波形１３，１４からタイミング発生回
路１１により作成される。従つて、いま、同期信号入力
端子６にメモリ３の出力信号を、同期信号入力端子７に
同期分離回路２の出力信号を接続すれば、メモリ３の出
力信号が進み位相時に、則ちｆ＞ＦＯ時に位相比較回路
４の出力が負になるので、クロツク発生器５は制御入力
が負の時に繰り返し周波数ｆを低くするようにしておけ
ば良い。

又同期信号入力端子６からの信号の位相が遅れている時
には、位相比較回路４の出力が正になるので、クロツク
周波数制御が安定してかかることが分る。

上述の実施例からも明らかなように本発明によれば、画
像信号の同期信号をクロツクを用いてサンプルし、それ
をメモリに蓄積して画像信号の同期信号の周期だけ遅延
させた波形と、遅延させない同期信号の波形の位相を比
較し、その結果をクロツク発生器にフイードバツクさせ
るようにしたものである。

したがつて、画像信号の繰う返し周波数とクロツク周波
数の比が変動していてもそれを常に安定化させることが
でき、かり繰ｂ返し周波数の精度を向上させることがで
きるという効果がある。

【図面の簡単な説明】

添付図は本発明の一実施例を説明するためのものであつ
て、第１図はクロツク安定化回路のブロツク図、第２図
は第１図に示す位相比較回路の一構成例を示す図、第３
図は第２図の各部入出力波形を示す図である。 ２・・・同期分離回路、３・・・メモリ、４・・・位相
比較回路、５・・・クロツク発生器、６，７・・・同期
信号入力端子、８・・・アナログ減算回路、９・・・極
性反転回路、１０・・・低域▲波器、１１・・・タイミ
ング発生回路。

Claims (1)

【特許請求の範囲】
1. １ 画像信号の同期信号をクロック発生器からのクロッ
   クを用いてサンプルし、それをメモリに蓄積して画像信
   号の同期信号の周期だけ遅延させた波形と、前記クロッ
   クを用いてサンプルした遅延させない波形の位相を比較
   し、その結果を前記クロック発生器にフィードバックさ
   せることを特徴とするクロック安定化回路。