JPS59195703A - ボ−タ−回路 - Google Patents
ボ−タ−回路Info
- Publication number
- JPS59195703A JPS59195703A JP58069553A JP6955383A JPS59195703A JP S59195703 A JPS59195703 A JP S59195703A JP 58069553 A JP58069553 A JP 58069553A JP 6955383 A JP6955383 A JP 6955383A JP S59195703 A JPS59195703 A JP S59195703A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- circuit
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はポーター（Ｖｏｔｅｒ）回路（多数決回路）に
係ｌ）、特に多重冗長化したディジタル装置用のポータ
ー回路に関する。
係ｌ）、特に多重冗長化したディジタル装置用のポータ
ー回路に関する。
一般に高信頼性を必要とするプラント制御装置等におい
ては、制佃装置部の多重化手法がとられる。そのため多
重化制御装置の出力照合部には、ポーター回路が必要で
あヲ〕、冗長化の効果を真に発揮させるためには、この
部分の信頼性は非常に高いものを要求される。この種の
ポーター回路は単に２者の一致比較から、３重系、４重
系といった場合の２ ｏｕｔ ｏｆ ｎ 処理まで種
々あるが、当然のことながら冗長度を増すごとにその回
路は複雑に々る。
ては、制佃装置部の多重化手法がとられる。そのため多
重化制御装置の出力照合部には、ポーター回路が必要で
あヲ〕、冗長化の効果を真に発揮させるためには、この
部分の信頼性は非常に高いものを要求される。この種の
ポーター回路は単に２者の一致比較から、３重系、４重
系といった場合の２ ｏｕｔ ｏｆ ｎ 処理まで種
々あるが、当然のことながら冗長度を増すごとにその回
路は複雑に々る。
また一方、近年のマイクロコンピュータ技術の進展に伴
ない、制御装置回路の了ナロゲからディジタルへの移行
の動きも激シ、い。この場合にはディｉクタルコードで
出力される指令信号を最終的にはアナログ量に変換する
ことが必要となる。［７かし乍らこの変換操作とポータ
ー回路との関係が複雑化してきている。
ない、制御装置回路の了ナロゲからディジタルへの移行
の動きも激シ、い。この場合にはディｉクタルコードで
出力される指令信号を最終的にはアナログ量に変換する
ことが必要となる。［７かし乍らこの変換操作とポータ
ー回路との関係が複雑化してきている。
第１図は上記従来法の具体的な例を説明するためのブロ
ック線図であり、１０，１１．１２ はそれぞれ３重
化されたディジタル制御装置（コンピュータでもよい）
の出力指令信号ラッチ部、１３．１４．１５ はそれ
ぞれディジタル−アナログ変換器、１６，７７、１８
はそれぞれどの指令信号を頁の信号として選ぶかを決め
る選択スイッチ、１９は出力緩衝器、２０はポーター回
路の中心となる比較回路の集まりである。
ック線図であり、１０，１１．１２ はそれぞれ３重
化されたディジタル制御装置（コンピュータでもよい）
の出力指令信号ラッチ部、１３．１４．１５ はそれ
ぞれディジタル−アナログ変換器、１６，７７、１８
はそれぞれどの指令信号を頁の信号として選ぶかを決め
る選択スイッチ、１９は出力緩衝器、２０はポーター回
路の中心となる比較回路の集まりである。
第１図の構成において、図示しかいディジタル制御装置
から出力されるディジタルコードの出力指令信号２１，
２２．２３ はそれぞれラッチ部１０．ＦＴ、１２
でホールドされ、それぞれディジタル−アナログ変換
器１３，１４．１５ でアナログ量に変換され、その
各信号２４，２５．２６はそれぞれ比較回路２０に伝え
られる。比較回路２０では、中間値採用あるいは隔絶し
た１信号の切捨てといった処理が行々われ、その結果選
択スイッチ１６，１７．１８ のうちの正しいと判断
された１つの信号のラインに接続されている選択スイッ
チだけが閉じられ、この信翳が緩衝器１９を通して真の
出力信号３０と１７で取出される。
から出力されるディジタルコードの出力指令信号２１，
２２．２３ はそれぞれラッチ部１０．ＦＴ、１２
でホールドされ、それぞれディジタル−アナログ変換
器１３，１４．１５ でアナログ量に変換され、その
各信号２４，２５．２６はそれぞれ比較回路２０に伝え
られる。比較回路２０では、中間値採用あるいは隔絶し
た１信号の切捨てといった処理が行々われ、その結果選
択スイッチ１６，１７．１８ のうちの正しいと判断
された１つの信号のラインに接続されている選択スイッ
チだけが閉じられ、この信翳が緩衝器１９を通して真の
出力信号３０と１７で取出される。
このように従来法においては、ディジタル回路よ番）ア
ナログ回路の方が信頼性が高いという従来の考え方に基
すいて、照合比較操作をアナログで行なうことが多く、
そのため数多くのディジタル−アナログ変換器や複雑な
アナログ比較回路を必要と１２、その結果使用部品数の
増大を招いており、本来ポーター回路に要求する高信頼
化の考え方と矛盾する面を持っている。さらにまたこの
ようなアナログ回路で構成されたポーター回路では、ロ
ジック変更といった融通性、メインテナンス等の点で種
々の望ま【２くない問題が生ずる欠点があった。
ナログ回路の方が信頼性が高いという従来の考え方に基
すいて、照合比較操作をアナログで行なうことが多く、
そのため数多くのディジタル−アナログ変換器や複雑な
アナログ比較回路を必要と１２、その結果使用部品数の
増大を招いており、本来ポーター回路に要求する高信頼
化の考え方と矛盾する面を持っている。さらにまたこの
ようなアナログ回路で構成されたポーター回路では、ロ
ジック変更といった融通性、メインテナンス等の点で種
々の望ま【２くない問題が生ずる欠点があった。
本発明は上記の事情に鑑みてなされたもので、その目的
とするところは簡単で高信頼性があｌ）、かつ融通性の
あるポーター回路を提供するにある。
とするところは簡単で高信頼性があｌ）、かつ融通性の
あるポーター回路を提供するにある。
本発明によるポーター回路は多重冗長化したディジタル
装置から出力されるディジタルコードで表現された複数
の指令信号をメモリに取込み、各信号間を照合して正し
いと判断される１つの信号を選び出し、この信号をアナ
ログ指令信号に変換するワンチップマイコンを具えてな
ることを特徴とする。
装置から出力されるディジタルコードで表現された複数
の指令信号をメモリに取込み、各信号間を照合して正し
いと判断される１つの信号を選び出し、この信号をアナ
ログ指令信号に変換するワンチップマイコンを具えてな
ることを特徴とする。
以下、本発明の一実施例を図面を参照して説明する。
第２図において、４０，４１．４２ はそれぞれ３重
化されたディジタル制御装置の出力指令信号ラッチ部、
４３，４４．４５ はそれぞれ読込みゲート部、５ｚ
はデータバス、４６はＣＰＵ、メモリ、ディジタル−ア
ナログ変換器内蔵型のワンチップマイコン、４７は出力
緩衝器である。
化されたディジタル制御装置の出力指令信号ラッチ部、
４３，４４．４５ はそれぞれ読込みゲート部、５ｚ
はデータバス、４６はＣＰＵ、メモリ、ディジタル−ア
ナログ変換器内蔵型のワンチップマイコン、４７は出力
緩衝器である。
次に上記本発明の一実施例の作用について説明する。
ディジタル制御装置の各出力信号４Ｂ、４９゜５０はそ
れぞれ同信号ラッチ部４０９４１．４２にラッチされ、
各読込みゲー） ４３，４ｔｌ、４５゜を介してディジ
タルの形式のままでデータバス５１経由でワンチップマ
イコン４６内に取込まれる。この時の処理は第３図のフ
ローチャートのように行なわれる。第３図のフローは３
重化で中間値抽出の例であＩ）、他に変えることも容易
である。いずれにしろワンチップマイコン４６内でソフ
ト的に最も妥当と思われる１信号を選択し、これをディ
ジタル−アナログ変換器のポートに出力し、正しいと判
定された信号のみを最終的にアナログ信号に変換し、緩
衝器４７を通して出力信号５２として伝達する。
れぞれ同信号ラッチ部４０９４１．４２にラッチされ、
各読込みゲー） ４３，４ｔｌ、４５゜を介してディジ
タルの形式のままでデータバス５１経由でワンチップマ
イコン４６内に取込まれる。この時の処理は第３図のフ
ローチャートのように行なわれる。第３図のフローは３
重化で中間値抽出の例であＩ）、他に変えることも容易
である。いずれにしろワンチップマイコン４６内でソフ
ト的に最も妥当と思われる１信号を選択し、これをディ
ジタル−アナログ変換器のポートに出力し、正しいと判
定された信号のみを最終的にアナログ信号に変換し、緩
衝器４７を通して出力信号５２として伝達する。
ソフト処理は第３図のように繰返ｌフループする構成を
とるのでサンプリング時間はせいぜい２０〜３ル秒以下
であＩへ応答十問題になることはない。
とるのでサンプリング時間はせいぜい２０〜３ル秒以下
であＩへ応答十問題になることはない。
上記実施例では３重化で中間値抽出の例について述べた
が、本発明はこれに限定されるものではない。例えば多
重化度を増ｊ７ても回路上の複雑さが増すことも々く、
サンプリング時間が若干延びるという影響しか出てこな
い。
が、本発明はこれに限定されるものではない。例えば多
重化度を増ｊ７ても回路上の複雑さが増すことも々く、
サンプリング時間が若干延びるという影響しか出てこな
い。
以上によＩ）本発明によれば、ポーター回路はワンチッ
プマイコンを中心とする数チップに部品点数を低減でき
る。また近年のＬＳＩ 技術の向上による素子の高信
頼化はめざましいものかあ魯）、従来のアナログ素子に
比ベデイジタル素子も遜色ないので、例えば第２図の構
成によれば、明らかに回路全体の信頼性向上を計ること
が可能になる。またポーターの主機能である比較照合部
分が、ソフト化されているので柔軟性が高く、メインテ
ナン我性もよい。従って本発明けとくに多重化したディ
ジタル形式の制御装置向けｒ（、簡単な構成で高信頼性
且つ融通性のあるポーター回路を提供することが可能吉
々る優れた効果を奏するものである。
プマイコンを中心とする数チップに部品点数を低減でき
る。また近年のＬＳＩ 技術の向上による素子の高信
頼化はめざましいものかあ魯）、従来のアナログ素子に
比ベデイジタル素子も遜色ないので、例えば第２図の構
成によれば、明らかに回路全体の信頼性向上を計ること
が可能になる。またポーターの主機能である比較照合部
分が、ソフト化されているので柔軟性が高く、メインテ
ナン我性もよい。従って本発明けとくに多重化したディ
ジタル形式の制御装置向けｒ（、簡単な構成で高信頼性
且つ融通性のあるポーター回路を提供することが可能吉
々る優れた効果を奏するものである。
第１図は従来のポータ回路を示す僻略構成図。
グラムの一例を示すフローチャート図である。
（”ｌ（Ｆ、４２・・・出力指令信μラッチ部４３．４
４．４５ ・・・読込みゲート部４６・・・ワンチップ
マイコン ４７・・・出力緩衝器 Ｈ１願人復代理人 弁理士 鈴 江 武 彦第３図 スダート Ａ手ぞンネルのテ一りａ′ 吉取込も Ｂチャンネルのデーターｂ” ［取込む Ｃもシネルヵテ―夕で ［取へ七 ａ−ｂ＞ｏ Ｎ −（＞Ｑ
ｂ−Ｃ＞０り
９Ｃ−１，。Ｎ Ｙ Ｃ−ａｂ。 ９ ？Ｙ
Ｎ
４．４５ ・・・読込みゲート部４６・・・ワンチップ
マイコン ４７・・・出力緩衝器 Ｈ１願人復代理人 弁理士 鈴 江 武 彦第３図 スダート Ａ手ぞンネルのテ一りａ′ 吉取込も Ｂチャンネルのデーターｂ” ［取込む Ｃもシネルヵテ―夕で ［取へ七 ａ−ｂ＞ｏ Ｎ −（＞Ｑ
ｂ−Ｃ＞０り
９Ｃ−１，。Ｎ Ｙ Ｃ−ａｂ。 ９ ？Ｙ
Ｎ
Claims (1)
- 多重冗長化したディジタル装置から出力されいと判断さ
れる１つの信号を選び出し、この信号をアナログ指令信
号に変換するワンチップマイコンを具えてなることを特
徴とするポーター回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069553A JPS59195703A (ja) | 1983-04-20 | 1983-04-20 | ボ−タ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069553A JPS59195703A (ja) | 1983-04-20 | 1983-04-20 | ボ−タ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195703A true JPS59195703A (ja) | 1984-11-06 |
Family
ID=13406036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069553A Pending JPS59195703A (ja) | 1983-04-20 | 1983-04-20 | ボ−タ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402757B1 (ko) * | 2001-08-22 | 2003-10-22 | 한국전자통신연구원 | 시스템보드의 오류검사 장치 및 방법 |
-
1983
- 1983-04-20 JP JP58069553A patent/JPS59195703A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402757B1 (ko) * | 2001-08-22 | 2003-10-22 | 한국전자통신연구원 | 시스템보드의 오류검사 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4127896A (en) | Bidirectional interface utilizing read-only memory, decoder and multiplexer | |
| JP2635750B2 (ja) | 優先順位判定装置 | |
| US6798707B2 (en) | Memory control apparatus for serial memory | |
| GB1105582A (en) | Information processing systems | |
| JPS59195703A (ja) | ボ−タ−回路 | |
| US4745581A (en) | LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system | |
| JPH0798695A (ja) | マイクロコンピューター | |
| JPH0628003B2 (ja) | 多重化制御装置のデ−タ制御方法及び装置 | |
| JPS5912649A (ja) | ビタ−ビ復号器の同期回路 | |
| JPS59229601A (ja) | 基準信号回路 | |
| JPS583026A (ja) | 情報入力システム | |
| JPH113485A (ja) | テレコン、テレメ−タ用デ−タ伝送方式 | |
| US5247294A (en) | Signal select control circuit and signal select circuit using the same | |
| JP2987862B2 (ja) | マトリクススイッチ方式 | |
| JPH0123972B2 (ja) | ||
| JP2906853B2 (ja) | 変化点検出回路 | |
| KR940004363Y1 (ko) | Plc 입출력 제어회로 | |
| JPS6211739B2 (ja) | ||
| JPS61153739A (ja) | マイクロプロセツサの割込み回路 | |
| JPH0512734B2 (ja) | ||
| JPS6226725B2 (ja) | ||
| JP2002014806A (ja) | ディジタル信号処理プロセッサ及びこれに用いるディジタルデータを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH01206728A (ja) | 可変長符号化コード復号装置 | |
| JPH0236427A (ja) | マルチプロセッサ方式 | |
| JPH01303562A (ja) | 制御コンピュータのデュアル方式 |