JPS59194574A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （４支イ・１；■分！ｉ＋Ｉ−） 本１ｉｒｊ　１月は中イイＣかつ迅速なＡＥロックが可
能な撮像装置に関する、 （従来技術） 従来ビデオカメラ等の撮像装置に於てクリーンなファイ
ンダー像を得る為に光学ファインダーを設けたものが知
られている。

然し、このような撮像装置に於てレンズ交換を可能とす
る為にはファインダー光学系は絞りの後方に持ってこな
ければならない。

何故なら絞りの位置は撮像光学系の途中でないと絞り制
御を正確に行なう事が困難であって、交換レンズ側の撮
像光軸とファインダー光軸とをビデオカメラ側の各光軸
に対して正確に一致させなければならず、これが極めて
困難である為であ−る。

従って、絞りの後方にファインダーを設ければこれらの
問題は解決される。

トコロカ、このように構成するとファインダーは実絞り
光を見る事になるから非常に暗くなつてしまい構図、測
距等に小便である。従って撮凶前には絞りを開放とし、
（Ｉ伎像開始に伴って絞りを、Ｉｆ、　リ込む構成を採
ればＦ記問題をも解決し−ｒ！ｐる。

ところが、このようにすると今朋は撮像管やＣＣ１）等
の撮像デバイスのグイツーミックレンジが開成絞り光に
対して及ばない為、通常のオートアイリス等の撮像デバ
イスによる測光が不可ｉ１６になるという問題が生じる
。

（目的） 本発明は従来技術の上述の如き問題をＩｆ消し得る撮像
装置を提供する事を目的とする。

本発明の他の目的＆′ｉＡＥロック動作を精度良く、又
、迅速に行ない得るＪノ１に像装置にシを提供する浜を
目的としてｂる。

実施例 以下、実施例に基づき本発明の詳細な説明する、 第１図は本発明の絞りの配置状態を示す為の分）ｌ・ト
斜睨図である、 図において１０は絞りリング、１１は絞り羽根、１２は
リング１０に固定された突出部材で長孔１２ａを有して
いる。１３は絞９制御アームでピン１３ａを有している
。１４は絞り駆動モータでその駆動軸１４ａは制御アー
ム１３に固定されている。１５はハーフミラ−１１６は
シャッタ羽根、１７はシャッタ駆動モータでその駆動軸
１７ａはシャッタ羽根１６に固定されている。１８は撮
像手段としてのＣＯＤである。

これはＭＯＳイメージセンサや、撮像管等であっても良
い・又、１９は測光手段としてのｓＰｃであって、撮像
手段に比べてダイナミックレンジが広いものであれば良
く、他に′４．Ｃｄ　Ｓなどが考えられる。

絞り駆動モータ１４の駆動力は制御アーム１３、ピン１
３ａ、長孔１２ａを介して突出部材１２に伝達され、絞
シリング１ｏを回転させる、絞りリング１０の回転によ
り絞り羽根１１が駆動し開口面積が制御される。絞り開
口を通した被写体光はハーフミラ−１５にょシその一部
が測光素子１９に投射されると同時にＣＣＤ１８面上に
結像される。又、シャッタ羽根１６はモータ１７の駆動
によや例えば６０　ｒｐｍで回転し、Ｃ０Ｄ１８が転送
動作中は被写体光のＣ０Ｄ１８への照射を禁止し、スミ
アの発生を防止する。

尚、２３はハーフミラ−であり、ハーフミラ−１５を介
して測光素子に導ひかれる被写体光の一部を接眼レンズ
２４により視認し得るよう４イ４成されている。又、絞
り羽根１１等の代わりｒ（物性シャッターを適用しても
良い。

第２図は不発明の撮像装置の構成例を示す図である。

尚、第２図中第１図と同じ情号のものは同じ要素を示す
。１は撮像光学系、２は絞り手段であって、第１図示の
絞りリングＪＯ２絞り羽根１１等から成る。５はＣＣＤ
１８の出力信号中のＬ’ｌ−＋３ｊ成分や色成分に対し
各種補正を加える為のイｆＸ号処理回路、６は信号処理
回路に於て適宜形成された輝度信号を積分するり１１え
はローパスフィルターから成る積分回路である。７は誤
差増巾回路であって、積分回路６の出力を所定の基準電
圧源８の電位Ｖｒｅｆと比較し、その誤差信号を第２の
記憶手段としてのサンプルホールド回路２５を介してス
イッチ回路９に入力する。

スイッチ回路９は共通接点ｄと３つの切換接点ａ　”−
ｃを有し、後述のタイミング信号形成回路１１の制御出
力Ｘ２のレベルに応じて切換接点の１つと共通接点とを
接続する。１００はこの共通接点に接続された絞シ駆動
コイルであって、共通接点ｄに印加される電圧レベルが
大きい程絞り２を絞や込むように駆動する。

尚、コイル１００に電流が流れない時には絞りは全開状
態となる。１１２はシャッター秒時設定回路であって、
ロータリーシャッター１６に於ける開角量即ち、シャッ
ター秒時Ｔｖを指定する。１１３は演算回路であって、
このシャッター秒時Ｔｖと測光素子１９の出力即ち、輝
度情報Ｂｖとを演算することによって絞り情報ＡｖＩを
出力する。１１４はこの演算出力Ａｖｌを後述の夕゛イ
ミング信号形成回路１１１０制御出力Ｘ、のタイミング
でサンプリングし、記憶する為の第１の記憶手段として
のサンプルホールド回ｋｌ？ｆ−Ｃある。２６は自動利
得１！！’Ｉ　１ｉｉＩＩＩＪ’＋’ｉ巾器（以下ＡＧ
Ｃと略す。）であって　タイミング信号形成回路１１１
の出カイａ号Ｘ４がノ１イレベルの間は信号処理回路を
介して得られる輝度信号等のレベルが一定となるよう利
得の制（２）を行ない、信号Ｘ４がローレベルに立下が
ると、この立下がり時点の利得の状態を保持するよう作
−山する。２０はゲート回路、２１は記録装置面、であ
って、ゲート回路２０はタイミング信号形成回路１１１
の制御出力Ｘ３によって開成ｍ３　ｉｌｌ及びそのタイ
ミングを制御される。

タイミング信号形成回路１１１は代りの制御手段として
機能し、レリーズ信号を形成する為のレリーズ回路２２
の出力、同期信号を形成する為の同期回路１１７の出力
及びＡＥクロッ回路２７の出力を夫々人力し、第３図示
のような制御出力Ｘ１〜Ｘ４　を出力するものである。

尚、２８は誤差増巾回路７の出力レベルが所定の微小”
ｌＩａ囲内に人っているか白かを検出１−る為のウィン
ドコンパレーターであり、入っている場合にはフリップ
フロップ回路（以下ＦＦと略す。）２９をセットし、Ｆ
Ｆ２９の出力をノ・イレベルにする。このＦ　Ｆ　２　
’９がノ・イレベルの間、表示回路３０は音声又は光に
よりこれを表示する。

又、Ｆ　Ｆ”　２９はタイミング信号形成回路１１の出
力Ｘ、の立下りに同期してリセットされ、ＦＦ２９の出
力はローレベルとなり表示は消える、 尚、ウィンドコンパレータ２８はノ１ンチング等を防ぐ
為に若干の時定数２ヒステリシスを有するものであって
も良い。

次に第３図示のタイミン！チャートに基づき第２図示回
路の動作を説明する。

不図示の電源スィッチをＯＮした後で時刻ｔ。

に於て不図示のＡＥロックボタンを押すとこのボタンを
押している間ＡＥロック回路２７からハイレベル信号が
出力される。

又、このＡＥロック信号の立上シの直後にタイミング信
号形成回路１１１からの出力Ｘ、が立下るのでＳＰＣ：
１９の出力Ｂｖ及び予め設定されたシャッター秒時Ｔｖ
とにより演算される絞り値Ａｖ、がホールドされる。

尚、この段階までは制御出力Ｘ、のレベルはＶ。

なので絞りは全開状態にある。便って、ファインダーは
明るいので焦点調整や描図等の設定が行ない易い。

又、絞り値Ａｖ１がホールドされた直後の時刻ｔ、に於
てタイミング信号形成回路１１１よシ出力される制御出
力Ｘ２が第３図示の如くレベルｖ２になるのでスイッチ
９の接点すとｄとが接続され、紋り２は全開状態から絞
り値Ａｖ１に向けて絞り込まれる　そして絞りの制御に
必要な時間の最長時間より若干長い時間が経過すると（
時刻ｔ２）、タイミング信号形成回路１１１より出力さ
れる制御出力Ｘ２　ｉｄ　第、３図示のようにレベルｖ
３となるのでスイッチ９の接点ｄとＣとが接続し、絞り
２は誤差」９１巾回路７の出力に応じてサーボ制御され
る。

従って、この段階で絞りは高い精度で光量制御されるよ
うになる。しかも立ち上がりも極めて速くシャッターチ
ャンスを逃す事もない。

即ち、時刻ｔ２に於て誤差増巾回路７の出力で絞りのサ
ーボ制御が開始された時点では絞り値はＳＰＣの出力に
より既に目標値にほぼ達しているので、微かな時間（時
刻ｔ、〜１＋）で正確な絞り込み測光による絞シの制御
が達成される。

絞りが誤差増巾器７の出力Ａｖｉ、によリサーボ制御さ
れ、目標値Ａｖ２にほぼ到達すると（時刻ｔｓ）、ウィ
ンドコンパレーター２８からハイレベルが出力され、Ａ
Ｅロックが完了した事を表示回路３０により操作者に伝
える。

尚、制御出力Ｘｌは制御出力Ｘ３がレベルｖ３となった
後の例えば時刻ｔ、に再びハイレベルとなる。

又、絞シが目標値Ａｖ２に達した後、ＡＧＣ２６が安定
するのに必要な所定時間が経過すると制御出力Ｘ４は垂
直同期信号ＶＤに同期して（時刻ｔ７）四−レベルとな
る。これによりＡＧＣ２６の利得とサンプルホールド回
路２５の出力は時刻ｔ７の時点のレベルにホールドされ
る。尚、前記Ｆ　Ｆ　２９はこの時刻ｔ７に於てセット
されるように、構成しても良い。この直後の時刻ｔ８に
制御出力Ｘ２は再びレベルｖ１に戻り、これによってス
イッチ回路９は共通接点ｄと切換接点ａが接続される。

従って、絞りは再び開放状ｌπとなり、新たな被写体或
いは画面の構図設定に適した状態となる。

その後、適宜のタイミング（時刻ｔｏ）に於て不問７１
＜のレリーズボタンを押子とｆｔｉ制御出力Ｘ２はレベ
ルＶ、となり、これによってそれまでホールドさｔして
いた絞り制御値Ａｖ２に応じた電流が絞り駆動コイル１
００に流れ、べりは絞り制御値ＡＶ、に応じた絞り値迄
直接絞り込捷れる。

その汝、絞りの制御に必要な時間の最長時間より若干長
い時間がｉ１４過すると、同期回路１１７からの垂直同
期信号に同期して１フイールド又は１フレ一ム期間（時
刻ｔｌｌ〜ｔ１２）だけ制御出力Ｘ３がハイレベルとな
り、利得が固足されたＡＧＣ２６を介した出力が記録装
置２１に於て記録される。

又、この記録完了に伴ない制御出力Ｘ３の立下り（時刻
ｔ＋ｚ　）で７リツプフロツプ２９がリセットされて表
示回路３０によるＡＥロック表示は終了する。

その後（時刻ｔ１．）、再び制御出力Ｘ２がＶ、レベル
となり、絞りが開放されると共にＡＧＣも通常の自動利
得制御を行なうようになる。

尚、本実施例ではＡＥクロックするに際して開放絞り状
態に於ける測光値に基づきＡＥクロック行なうのではな
く、撮像手段による絞り込み測光により得られた測光値
に基づきＡＥクロック行なっているので、極めて正確な
ＡＥクロック可能となる。

又、このように本発明の実施例によれば絞りの後方にフ
ァインダー光学系を設けるものに於て絞りの開放状態で
は比較的ダイナミックレンジの広いＳＰＣやＣｄＳ等に
よる測光を行ない、絞りを絞り込んだ状態ではＣＣＤ、
撮像管、ＭＯ８型イメージセンナ等の撮像デバイスの出
力により測光を行なっているので、ファインダーを明る
くする為に必要に応じて絞りを開放状態にする事ができ
る。

父、ＡＥクロック行なう場合に絞り込み測光込むように
しているので絞り制御の立上りが極めて速くなる。

勿調、紋りの応答性が元来速いものであれば、このよう
な開放測光値による制御は省略しても良い。

父、本実施例でＦｉ紋すが絞り込み状態で安定した事　
即ちＡＥクロック光子した事を表示する表示手段を有し
ているのでサーボ絞りが不安定な状態で記録が行なわれ
る事がない。

尚、本実施例ではＡＥロック完了の表示を開始する為に
誤差増中器７の出力ｌノベルが所定の１１・α曲内に入
ったか否かをウィンドコンパレータ２８により検出する
ように構成しているが、例えば不図示のＡＥロックボタ
ンを押して力ｈｃ−）ｒ９１９時間後に７−イレベルの
ノくルスを出力するタイマーにより検出を行なっても良
い。その場合にはこのタイマーの出力をそのままＦ、Ｆ
２９に入力すれば良い。

又、本実施例では絞り込み状態でＡＥクロック行なった
後再び開放絞りに復帰する為にＡＧＣ２６の利得のロッ
クと、サンプルホールド回路２５のホールドを行なって
いるのでＡＥロック後記録を行なうまで明るいファイン
ダーを得る事ができる。

次に第４図は第２図示実施例の撮像装置の積分回路６を
更に改良した実施例を示す図である。

図中５０はシフトレジスタであって水平同期信号ＨＤの
３倍の周波数のクロック３　ＨＤにより出力端子ａ＋ｂ
＋’！から順次ノ１イレペルのノくルスを出力するもの
であり、この各出カッ（ルスの）・イレペルの期間は例
えば１水平期間の１／３の侵さを有する。

５１〜５３は２人カアンドゲート、４９ｒｉ３入力のオ
アゲート、５９はアナログスイッチである。、５４はリ
ード・オンリー・メモリー（ＲＯＭ　）であって後述す
るような形でアンドゲート５１〜５３に入力すべきデー
タを記１意している。５６ｉ＋；ｔ　Ｊ（ＯＭ　５４内
の所定の１つのメモリーブロックの「ｌｖ地ヲ指定する
為のブロックアドレス用のメモリである。又、５７はデ
コーダーであって６）１ｊ光モード切換スイツチ４８の
出力レベルに応じて異なるブロック番地忙指定する為の
ものである。５５はスイッチ回路であって、メモリ５６
、デコーダ５７の内の一方の出力を選択的にＲＯＩＶＩ
５４のブロックアドレスの指定（Ｉ・７川いる尚のもの
である。

同、４７にフリップフロップ回路であり、ＡＥロック回
路２７の出力の立上りでセットされ、タイミノグイ１ζ
号形成回路１１１０制御出力Ｘ３の立下りでリセットさ
れる。スイッチ５５は仁のソリツブフロップ回路４７の
Ｑ出力に応じて切）・カわる。即ちＱ出力がハイし′ベ
ルの時はメモリ５６の出力をＲＯＭ５４に導びき、Ｑ出
力かローレベルの時はデコーダ５７の出力をＲＯＭ　５
４に導び〈。６０は積分回路であって第３図示の垂直同
期信号ＶＤの立下りでリセットされる。又、２０４は利
得制御回路である。又、６１は本発明に係る第２の記憶
手段としてのサンプルホールド回路であってアンドゲー
ト６２のハイレベルパルスの立上りによりサンプリング
を行ない７次のハイレベルパルスの立上シが得られるま
で利得制御回路２０４の出力をホールドする。同、２０
１はオアゲート４９の出力に接続されたカウンタであり
、アナログスイッチ（ＡＳＷ）５９のオン時間の総和を
計数し、ＶＤの立下がりでリセットされる。カウンタ２
０１の出力はＤ／Ａ変換回路２０２に入力され、その出
力は逆数回路２０３を通して利得制御回路２０４の利得
制御端子２０４ａに接続される。利得制御回路２０４の
入力は積分回路６０に接続され、その出−力はサンプル
ホールドに入力する。こうする事によりアナログスイッ
チを通して画面の中の測光範囲が変化した場合でも同一
輝度の被写体に対して利得制御回路２０４の出力電圧は
同一になるよう制（ａｄされる。アントゲ−）６２１Ｃ
は垂直同期信号ｖｎと制御出力Ｘ４とが入力されている
。

従って制御出力Ｘ４がハイレベルの間はＶＤの立上り毎
に前のフィールド信号の積分値の利得制御回路２０４を
介した出力をサンプルホールドし、Ｘ４がローレベルの
間はこの値をホールドし続ける。７ｖｉ前述の誤差増巾
器であり、この増巾器７の出力は直接スイッチ９の切換
端子Ｃに接続されている。このように構成されているの
でＡＥロック回路からＡＥロック信号が出力される迄は
測光モード切換スイッチ４８の選択位置に応じた１ｌｌ
１１光モードでＣ０Ｄ１８の出力の一１！＋１〜又は全
部を用いた所謂評価測光、即ち、中央部重点測光や平均
測光やスポット測光等が可能であるが、一旦ＡＥロック
信号が出力されると記録が完了する迄はメモリ５６に記
憶された中央スポット測光モードに自動的に切換わる。

第５図はＲＯＭ５４の構成、第６図はこのような測光モ
ードについて説明する図でＣＯＤが３×３画素から成る
場合について示しである２ＲＯＭ５４内には例えば夫々
１〜３のブロック番地を有する３つのブロックがあり、
各ブロックは夫々１〜３のデータ番地を有している。各
データ番地には夫々図のような２値化されたデータが３
ビツトずつ記憶されてお夛、所定のブロックがスイッチ
５５を介したアドレス信号により指定され、所定のデー
タ番地がカウンタ５８により指定されると・そのデータ
竺地内の３′″′ツトのデータは夫々アンドゲート５１
〜５３に入力される。従って仮に第５図示ＲＯＭ５４の
ブロック番地１が指定されるとカウンタ５８のカウント
値に応じて順次データ番地が指定されるので第６図（ａ
）　Ｋ示すように３×３画素のＣＣＤの内の中央の斜線
を施した画素の出力だけがアナログスイッチ５９を介し
て積分回路６０に導ひかれ積分される。

同様にブロック番地２が指定された場合には第６図缶）
の斜線部のＣＯＤ出力のみが積分され、ブロック番地３
が指定された場合には第６図（ｃ）の斜織部即ちＣＯＤ
全体の出力が積分される。

勿、□陸、各ブロック内のデータ番地数を例えば２５２
程度にすればＣＣＤＩ　８の全水平ラインの出力に対し
て東みづけが可能となる。又、ブロック数を増やせば測
光モードの数をその分域やす事ができる。勿論各ブロッ
ク内のデータ番地数が増える程測光モードの種類を増加
させ得る。

以上のようにして処理回路５の出力はマスキングされて
から積分回路６０に於て積分され、辿常は第３図示ｖｎ
信号の立上りでサンプルホールドされた後ＶＤ　４Ｎ号
の立下りで積分回路はリセットされる。又、制御出力Ｘ
４がローレベルとなりＡ　Ｅロックが為されている間は
サンプルホールド回路はホールド状態となる。

本実施例によれば簡単な構成で測光モードを切換えられ
る、又、ＡＥロックに伴ない側光モードを中央スポット
測光に切換えているので、匠米の銀塩写九カメラのよう
に特定の被写体に接近した状態で測光値をロックしなく
ても良い。

即ちＡ　Ｅロックを行なう場合には、例えば逆光状態に
ある人物をファインダーの中央に持って来てＡＥロック
ボタンを押せば自動的に絞りが絞り込まれ、その状態の
中央スポット測光値及びＡＧＣの利得が記憶されるので
前記の人物に近づいてＡＥロックをしなくても良くなる
。

又、このようなＡＥロックに伴なう中央スポット測光へ
の切換えをＡＥロック動作に伴なって自動的に行なうよ
うにしているので操作が極めて容易である。

尚、本笑施例ではＡＥロックに伴なって中央スポット測
光モード（例えば第６図（ａ）のような中央部分の出力
だけを測光に用いるモード）に切換えているが、中央ス
ポット測光だけでなく中央重点測光であっても良い。

（効果） 以上説明したように本発明に依れば、絞り等による露出
制御を行なう前に撮像手段よりダイナミックレンジの広
い測光手段により露出制御情報を記憶しておき、絞シの
駆動開始に伴なって絞りを前記露出制御情報に応じた値
迄直接的に変化させ、その後撮像手段の出力により前記
−反りを補正するようにしているので、絞９の制御が非
営に正確となり、しかも立上りが速い。

父、ｊ；ｓｉ、終曲に補正されたイ・ノリ状Ｊへ１に於
ける撮像手段の出力を記憶する為の第２の記憶手段を設
けたのでＡＥロック金する場合に４、ｙ６めて好４１６
合である。即ち、ＡＥロック情報が速やかに得られ、し
かもこのＡＥロック情報は棺度の高いものとなる。又、
第２の記憶手段３１−設けた事により絞りを一旦開放に
する事ができ、これによって撮像を実際に行なう時の構
図犬めや焦点ａｉ’ｌ　ａを容易にする事ができる、等
多くの効果を有する。

【図面の簡単な説明】

第１図は本発明の撮像装置の要部の一例の分テ・イ斜祝
図、第２図は本発明の撮像装置の回路構成例を示す図、
第３図は第２図示回路の動作タイミング図、第４図は第
２図示回路の要部の構成の１１１３の例を示す図、第５
図はＲＯＭの診照テーブルの１＋ｉｌｌを示す図、第６
図（ａ）〜（ｃ）は夫々前記ＲＯＭの読み出し出力に応
じた異なる測光モードを説明する図である。 １０・・・絞りリング １１・・・絞り羽根 １５・・・ハーフミラ− １８・・・撮像素子 １９・・・測光素子 １１４・・・第１の記憶手段 ２５．６１・・・第２の記憶手段

Claims (1)

1. 【特許請求の範囲】 被写体像を４気信号に変換する撮像手段と、該撮像手段
   への入射光量を制限する絞り手段と、 前記撮像手段とは別に設けられ被写体からの光を測光す
   る測光手段と、 前記測光手段により測光された情報を記憶する第１の「
   ｊ己憶手段と、 該記憶手段により記憶された前記情報及び前記撮像手段
   から得られる電気信号に基づき前記収り手段を制イ＋ｊ
   ｌｌする絞９制御手段と、該ホｖり制御手段により制御
   された絞り手段を介して４１！　Ｉ家＋段から得た信号
   の１／を分Ｉ：αを記憶する第２の記１．は手段とを肴
   する撮像装置。