JPS59194443A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59194443A
JPS59194443A JP6860083A JP6860083A JPS59194443A JP S59194443 A JPS59194443 A JP S59194443A JP 6860083 A JP6860083 A JP 6860083A JP 6860083 A JP6860083 A JP 6860083A JP S59194443 A JPS59194443 A JP S59194443A
Authority
JP
Japan
Prior art keywords
island
semiconductor device
mounting surface
adhesive layer
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6860083A
Other languages
English (en)
Inventor
Koichi Yajima
興一 矢嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6860083A priority Critical patent/JPS59194443A/ja
Publication of JPS59194443A publication Critical patent/JPS59194443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置に関する。
〔発明の技術的背景〕
従来、半導体装置は、第１図囚及び同図（Ｂ）に示す如
く、半導体素子１をその下面の取付面よシも大きい面積
を有するアイランド２上に、ニブキシペースト等からな
る接着層３を介して装着した構造を有している。アイラ
ンド２には、これを支える支持リード４が導出されてい
る。
アイランド２、支持リード４は、銅等の材質で形成され
ている。而して、半導体素子１を装着した後に、キーア
ー処理を施し、接着層３を硬化させて半導体素子１の固
定を確実にしている。
〔背景技術の問題点〕
しかしながら、このように構成された半導体装置！では
、接着層３を構成する樹脂の熱収縮率が太きいため、キ
ュアー処理後に接着層３が大きく収縮する。その結果、
半導体素子１にクラックが入る問題があった。
〔発明の目的〕
本発明は、素子にクラックが発生するの全阻止して品質
の向上を図った半導体装置を提供することをその目的と
するものである。
〔発明の概要〕
本発明は、素子の取付面よシも小さいアイランド上に素
子を装着して、装着後の収縮率を小さくし、素子にクラ
ックが発生するのを阻止して品質の向上を図った半導体
装置である。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。
第２図（４）は、本発明の一実施例の平面図である。図
中ＩＯは、半導体素子である。半導体素子１０は、その
下面の取付面上シ面積の小さい略棒状のアイランド１１
上に、エポキシペースト等からなる接着層１２を介して
装着されている。アイランド１１の両端部は、装着され
た半導体素子１０よシも外側に導出して支持リード１３
になっている。アイランド１１は、銅、銅合金、或はこ
れらに金属メッキを施したもの等で形成されている。ア
イランド１１は、装着する半導体素子１０の下面の取付
面よシ面積の小さいものであれば如伺なる形状のもので
も良い。
例えば、第３図（４）に示す如く、素子の取付面が装着
される枠部１１ａ′を有して中央部が中空になったアイ
ランド１１　ａ、同図（Ｂ）に示す如く、支持リード１
１ｂ′とで略十字形をなすアイランド１１ｂ１同図（Ｃ
’ｌに示す如く、素子の取付面よシ小さい円形のアイラ
ンド１１ｃ１或は同図（ロ）に示す如く、円形のアイラ
ンドｌｌｃの中央部を中空にしたアイランド１１ｄ１同
図■に示すｂ間昭５９−１９４４４３　（２） 如く、略ひし形をなし素子の取付面よりも小さいアイラ
ンド１１　ｅ、更には、同図（ト）に示す如く、このひ
し形のアイランド１１１３の中央部を中空にしたアイラ
ンドｌｌｆでも良い。
このように構成された半導体装置工１５−によれば、第
２図（Ｂ）に示す如く、アイランドｌｌ上に接着層１２
を介して半導体素子１０を装着した後に、ヒーター１４
の加熱部１４・ａにアイランド１１及び支持υ〜ド１３
を嵌入してキュアー処理を施す。しかしながら、アイラ
ンド１１は、半導体素子１０の取付面よシも小さい面積
で形成されているので、接着層１２の接着面積は極めて
小さい。キュアー処理の際に生じる接着層１２の収縮に
伴う収縮力は、接着面積に比例する。その結果、この収
縮力を著しく小さくしてキュアー処理後に半導体素子１
０にクランクが入るのを阻止することができる。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置によれば、
素子にクラックが発生するのを阻止して品質を向上させ
ることができるものである。
【図面の簡単な説明】
第１図（４）は、従来の半導体装置の平面図、同図（Ｂ
）は、同半導体装置Ｂ−Ｂ線に沿う断面図、第２図（４
）は、本発明の一実施例の平面図、同図（１３）は、同
半導体装置をヒーター上、に設けた状態を示す断面図、
第３図（４）乃至同図（乃は、本発明にて用いるアイラ
ンド部の変形例を示す説明図である。 １０−・・半導体素子、１１．１１ｈ、１１ｂ。 １１　ｃ　、　１１　ｄ　、　１１　ｅ　、　１１　ｆ
　・−・アイランド、１２・・・接着層、１３・・・支
持リード、１４甲ヒーター、１４ｍ・・・加熱部、１５
・・・半導体装置。 出願人代理人　　弁理士　鈴　江　武　彦第　１　図 （Ａ）　　　　　　　　　　　　（Ｂ）第２図 ＣＢ） 第　３ （Ａ） （Ｃ） （Ｅ） ＣＢ） （Ｄ） （Ｆ） １ｆ

Claims (1)

    【特許請求の範囲】
  1. 、　素子の取付面の面積よシも小さいｒｆｉ積からなる
    アイランド上に、接着層を介して前記素子を前記取付面
    の一部分で装着してなることを特徴とする半導体装置。
JP6860083A 1983-04-19 1983-04-19 半導体装置 Pending JPS59194443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6860083A JPS59194443A (ja) 1983-04-19 1983-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6860083A JPS59194443A (ja) 1983-04-19 1983-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS59194443A true JPS59194443A (ja) 1984-11-05

Family

ID=13378440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6860083A Pending JPS59194443A (ja) 1983-04-19 1983-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS59194443A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635647U (ja) * 1986-06-27 1988-01-14
JPS63204753A (ja) * 1987-02-20 1988-08-24 Nitto Electric Ind Co Ltd 半導体装置
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635647U (ja) * 1986-06-27 1988-01-14
JPS63204753A (ja) * 1987-02-20 1988-08-24 Nitto Electric Ind Co Ltd 半導体装置
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置

Similar Documents

Publication Publication Date Title
DE102009044714B4 (de) Halbleiter-Bauelement, Halbleitermodul und Verfahren zum Montieren des Halbleiter-Bauelements und zum Handhaben des Halbleitermoduls
JPS59194443A (ja) 半導体装置
JPH0846313A (ja) パッケージの実装構造
JPS6447058A (en) Package for semiconductor device
JPH1174496A (ja) 固体撮像装置
JPS61172362A (ja) ボンデイング電極構造
JPH08236918A (ja) 電子部品の実装方法
JPS6213005A (ja) 磁性体の製造方法
JPH04206858A (ja) 半導体パッケージ
JP2514218B2 (ja) 印刷配線板の製法
JPS59161852A (ja) 半導体装置
JPH033292A (ja) 回路基板及びそれを用いたイメージセンサ
JPH03248454A (ja) 混成集積回路装置
JPS5720374A (en) Method of forming crossover in thermal head
JPS5853838A (ja) 半導体装置
JPH03171651A (ja) 半導体装置
JPH04123401A (ja) 薄膜抵抗体
JPH08148612A (ja) 半導体装置およびその製造方法
JPS63137464A (ja) 半導体装置用リ−ドフレ−ム
JPH0737147B2 (ja) サーマルヘッド及びその製造方法
JPH01313947A (ja) 樹脂封止型半導体装置用封止金型
JPS6228780Y2 (ja)
JPS5662348A (en) Semiconductor device and production thereof
JPH03178153A (ja) 半導体装置
JPH069783U (ja) 複合半田