JPS5919426A

JPS5919426A - 集積回路

Info

Publication number: JPS5919426A
Application number: JP57129996A
Authority: JP
Inventors: Kazumi Koyama; 和美小山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-07-23
Filing date: 1982-07-23
Publication date: 1984-01-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は半導体集積回路に関し、特に遅延回路を含ん
だ集積回路に関するものである。

才１図は従来のこの種の回路を示すブロック図で（１）
は入力回路、（２）は遅延回路、（３）はレベル検出回
路、（４）は一方の電源端子であり、他方の電源端子は
接地されており図面には示してない。叫は入力信号、、
　ｔａｌｌは出力信号である。

また１１２図は遅延回路（２）の構成を示す接続図であ
って、＋２１１、ｐｉ、州、−はそれぞれインバータ、
に）、（至）、ｉｌ、ｔ２８）はそれぞれコンデンサ、
■は入力回路（１）の出力信号、噸）はレベル検出回路
（３）への出力信号である。ＧＮＤは接地端子であり、
電源端子（４）は示されてないが、各インバータ＋ｚｔ
１〜−に並列に供給されているとする。信号（７）を負
極性の矩形波とすると各コンデンサ（至）〜１２８）は
正極性の電圧によって充電されその電圧が所定レベルま
で達したときに当該電圧を入力とするインバータに電流
が流れはじめてそのインバータの出力側に接続されるコ
ンデンサの充電が開始される。したがって１段のインバ
ータによる遅延時間はコンデンサの容量、このコンデン
サを充電するインバータの等側内部抵抗、コンデンサが
充電され続けたとしたとき最後に到達する電圧値、すな
わち電源端子（４）の電圧値によって定められる。

、１−３図は第１図の各部の波形を示す波形図で、第３
図＋ＢＪは信号（Ｉｔ）の波形、同図１ｂ）は信号−）
の波形、同図ｔｅｌは信号（８１）の波形である。Ｔｈ
はレベル検出回路（３）の検出電圧レベルを示す。矛３
図ｔｂ＋の立上り波形はコンデンサ例の充電波形、牙３
図（ｂｌの立下り波形はコンデンサ（２８）の放電波形
であって時定数によって定められる指数関数波形となる
ことはよく知られている所である。１．−１゜は遅延時
間である。

上述のような従来の回路で、遅延時間を増加するために
は、各インバータの特性と電源端子（４）の電圧が一定
であるため、インバータとコンデンサによって構成され
る単位遅延回路の縦続段数を増加するか又は各コンデン
サの容量を増加するしかなく、いずれの場合も集積回路
内で遅延回路の占める面積が大きくなるという欠点があ
った。また電源端子（４）の電圧は変動するので、この
変動によって遅延時間が変動するという欠点があった。

この発明は従来の回路における上述の欠点を除去するた
めになされたもので比較的小さな面積の遅延回路で比較
的大きな遅延時間を与えることができ、かつ遅延時間が
電源端子の電圧によって影響を受けることの少ない集積
回路を提供することを目的としている。

以下図面についてこの発明の詳細な説明する。

〕・４図はこの発明の一実施例を示すブロック図で、矛
１図と同一符号は同−又は相当部分を示し、（５）は電
源供給回路である。特別の電源供給回路（５）を設けて
あらかじめ定める電圧値の低い電圧を遅延回路（２）を
構成する谷インバータに供給する。各コンデンサの充電
電圧はこの電源供給回路（５）の低い電圧により充電さ
れるので、このコンデンサの電圧が所定値となってこの
電圧を入力とするインバータに電流が流れ始める時点が
遅れ、コンデンサの容量を大きくしないでも１段当りの
遅延時間を大きくすることができる。

１・５図は牙４図の電源供給回路（５）・と遅延回路（
２）の接続を示すブロック図で、１・１図、才２図と同
一符号は同−又は相当部分を示し、６１）、（５つ、６
３）、（財）はそれぞれ電源供給回路（５）内の制御ト
ランジスタである。またＲ１−Ｒ４は抵抗を示す。抵抗
Ｒ１とトランジスタａ３ｓ’ａにより定電流源を構成し
、トランジスタ５１１、ｅｉ３のエミッタ面積を決定す
れば、抵抗Ｒ２に流れる電流が決定するので、Ｒ５の値
によって電源供給回路（５）の出力電圧が定まる。すな
わちＲ５の抵抗値を小さくすればトランジスタ（財）の
エミッタ電圧も低くなり、この低い電圧でコンデンサー
〜（転）が充電されるので大きな遅延時間を得ることが
できる。

１６図は電源供給回路（５）の他の設計例を示す接続図
で、才５図と同一符号は同−又は相当部分を示すが、電
源端子（４）の電圧が変動してもトランジスタ６ａのベ
ース電圧は一定に保たれ、電源端子（５）の電圧変動の
影響を受けることのない遅延時間を得ることができる。

電源供給回路（５）の出力を遅延回路（２）以外の回路
、たとえば入力回路（１）、レベル検出回路（３）等に
供給することができる。

以上のようにこの発明によれば、遅延回路に対して特別
な電源供給回路を設けたので、集積回路内における遅延
回路の占める面積を増すことなく大きな遅延時間を得る
ことができる。

【図面の簡単な説明】

矛１図は従来の回路を示すブロック図、矛２図は才１図
の遅延回路の構成を示す接続図、矛３図は才１図の谷部
の波形を示す波形図、才４図はこの発明の一実施例を示
すブロック図、才５図は第４図の電源供給回路と遅延回
路との接続を示す接続図、矛６図は電源供給回路の他の
設計例を示す接続図である。（１）・・・入力回路、（２）・・・遅延回路、（３）
・・・レベル検出回路、（５）・・・電源供給回路、Ｈ
〜例・・・それぞれインバータ、ｔｉｘ）〜（至））・
・・それぞれコンデンサ。なお、図中同一符号は同−又は相当部分を示す。代理人　　葛　野　信　− 第３図第４図手続補正書（自発）特許庁長官殿１、事件の表示　　　　特願昭５７−１２９９９６号２
、発明の名称集積回路３、補正をする者事件との関係　　　特許出願人住　所　　　　　東京都千代田区丸の内二丁目２番３号
名　称（６０１）　　　三菱電機株式会社代表者片山仁
八部４、代理人住　所　　　　　東京都千代田区丸の内二丁目２番３号
５、補正の対象明細書の発明の詳細な説明の欄６、補正の内容（１）明細書第２頁第１２行目［各コンデンサ（２５）
〜（２８）　Ｊとあるを［コンデンサ（２５）　Ｊと訂
正する。（２）同書オ・２頁才１４行目乃至第１５行目「に電流
が流れ」とあるをｒ　（２２）の出力レベルが反転し」
と訂正する。（３１同書第２頁第１９行目乃至第３頁才１行目「コン
デンサが充電・・・・・・定められる。」とあるを１お
よびインバータのしきい値電圧によって定められる。」
と訂正する。（４１同書第４頁第１行目「比較的」とあるを「従来に
比べ」と訂正する。（５１同書第４頁第２行目「比較的大きな」とめるを「
大きな」と訂正する。（６）同書第４頁第１１行目「に供給する。」とおるを
「の電源電圧として供給する。」と訂正する。（７）同書第４頁才１２行目「充電電圧」とあるを「充
電」と訂正する。（８）同書第４頁第１３行目「により充電されるので」
とあるヲ［ラミ原電圧とするインバータの出力よりなさ
れるので」と訂正する。（９）同書第４頁才１５行目「に電流が流れ」とあるを
［の串カレベルが反転し」と訂正する。１１同曹第５頁オ８行目乃至オ９行目「コンデンサ・・
・が充電される」とあるを「インバータ（２υ〜（２４
）が動作する」と訂正する。 αυ同曹第５頁第１４行目「端子（５：」とあるを「端
子（４）」と訂正する。（以上）

Claims

【特許請求の範囲】

（１）インバータの出力電圧によってコンデンサを充電
しそのコンデンサの端子電圧を欠設のインバータに入力
する形の遅延回路を含む集積回路において、上記遅延回
路を構成するすべてのインバータに並列に電源を供給す
る電源供給回路を備えたことを特徴とする集積回路。
（２）電源供給回路は定電圧源回路によって構成される
ことを特徴とする特許請求の範囲才１項記載の集積回路
。