JPS5919413A - 平衡変調器 - Google Patents

平衡変調器

Info

Publication number
JPS5919413A
JPS5919413A JP12946682A JP12946682A JPS5919413A JP S5919413 A JPS5919413 A JP S5919413A JP 12946682 A JP12946682 A JP 12946682A JP 12946682 A JP12946682 A JP 12946682A JP S5919413 A JPS5919413 A JP S5919413A
Authority
JP
Japan
Prior art keywords
analog switch
carrier
output
differential amplifier
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12946682A
Other languages
English (en)
Inventor
Kikuo Kato
喜久男 加藤
Kinya Taguchi
田口 欽也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12946682A priority Critical patent/JPS5919413A/ja
Publication of JPS5919413A publication Critical patent/JPS5919413A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C1/00Amplitude modulation
    • H03C1/52Modulators in which carrier or one sideband is wholly or partially suppressed
    • H03C1/54Balanced modulators, e.g. bridge type, ring type or double balanced type
    • H03C1/542Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
    • H03C1/545Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors

Landscapes

  • Amplitude Modulation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発8Aに、集積回路化に適した搬送波および変調波信
号抑圧特性の優れt平衡変調器に関するものでろる0 従来集積回路においてに、第1図に示す2重平衡形の差
動増巾器が一般に平衡変調器として用いられてきた。
図において、(11に変調波入力信号源、+21H搬送
波入力信号源、(3)1足電流源、(41μバイアスの
ための電圧源、(51に平衡変調器出力でめり、Ql〜
Q6は2重平衡形差動増巾器紫構成するトランジスタ、
RINR3に抵抗、C1ぼコンデンサである。
次に動作について説明する。
信号源(11よりの変調波入力信号に、Ql 、 Q2
で構成される差動増巾器に工って、各々のコレクタに逆
相お工び正相の変調波イg号として現われるOQ3〜Q
6汀、搬送波入力信号源+21に1ってスイッチングさ
れる○したがってQl、Q2のコレクタの変調波信号は
、Q3〜Q6に工って搬送波周波数に応じて、スイッチ
てれた波形となりQ3〜Q6各々のコレクタに得られる
o Q3〜Q6のコレクタ1i[1図のごとく接続して
、スイッチされた変調波の正相および逆相を加え合わせ
ろことによって変調出力(6)が得られる。
ここで、搬送波入力信号源、)ランジスタQ3〜Qfl
スイッチさせるための一足振巾であるが、変調入力に関
しては、変調入力と変調出力振巾が比例する工す線形応
答が要求される0この線形応答の範囲に、Ql、Q2で
構成される差動増巾器の直線範囲によって制限さh−る
。この入力範囲汀非常に狭いものである。
変調入力の線形応答範囲?拡げるためVC1通常Ql 
、 Q2のエミッタに抵抗を挿入する手段がとらり、b
が、抵抗素子の不整合によってオフセットが生じ、搬送
波(および変h)、1波)の抑圧特性が悪くなるといつ
欠点がめった。このためオフセット調整ケシないで使用
する場合、搬送波お工び変:;、i+、波抑圧比に一3
0dB程#(搬送波周波数10MHz付近)會得るのが
実用限界でめった。
こび)発明は、集積回路化に適した無調整でかつ、搬送
波および変調波の抑圧特性の良い平衡変調器ケ提供する
ことを目的としている。
本発明の一実施例會第2図に示′t。
第2図りこおいて、(11は変調波入力信号源、(21
μ搬送波入力信号源、(41rcバイアス軍源、(5)
は平衡変調器量カマ゛あることは第1図と同様である。
(3a) 〜(3e) fI足箪流源、Ql〜Q14H
)ランジスタ、I(1〜t<siq抵抗、C1はコンデ
ンサである。
第2園において、トランジスタQ1〜Q6で構Hされる
部分(6a)汀、搬□送波入力信号?スイッチ信号とす
るアナログスイッチ回路で、S6゜Q7〜Q12で構成
され/)部分(6b)も同様にアナログスイッチ回路で
あるが、搬送波入力が逆相で加えられる点のみ異なる。
Ql3.Ql4.抵抗R1,R4,R5゜電流源〔3e
〕で構成さり、る部分(7)に差動増巾器であり、2つ
のアナログスイッチ出力紮加え合わせ差出力會得るため
のものである。
第3図は、第2図の実施例の各部の波形全動作説明をわ
かりゃ′t(す6ために示したものであり、記号A〜E
は第2図のA −Eの各点に対応しているO K2図、第3−に従って以下本発明の動作について説明
する。
QI NQ6で構成されるアナログスイッチ(6a〕に
ついてみると、Ql、Q2で構成さhる差動回路にば一
足振巾以上の搬送波入力信号が加えられ完全なスイッチ
動作となっている。すなわち、搬送波周波数に応じて、
Qlが導通のとキQ2不導通、またQlが不導通のと@
Q2導通となる。変調波入力信号はトランジスタQ3の
ベース(A、Q)Vc710えられろ○Q1が導通状態
のと@Q3は導通となり、トランジスタ05 k通して
(C)点に入力波形が得らhゐ(このとき、Q2.Q4
.Q6は不導通)。この(0点の振巾は入力振巾と完全
に比例関係である。また、Q2が導通状態のとさは、Q
4 、 Q6が導通状態(Ql、Q3.Q5 ri不専
通)となEl (C)点VcrX、バイアス電源(4)
の電圧が得られる。この関係ケ図示したのが第3図であ
る。
トランジスタQ7〜Q12で構成系れるアナログスイッ
チ(6b)は搬送波入力信号L/C河してスイッチ条件
が逆VCなる様(あ3図波形(D)参照。)に接続7変
えただけで動作は上記と同様でるる。
以上、2つのアナログスイッチ回路によって得られた(
C) 、 (D)の波形を、差動増巾器(7)に加え、
差出力?得ると、第3図(E)のごとく平衡変調出力が
得られたことKな/b。
ここで変調波ならびVc搬送波の抑圧特性について考え
てみるΩ1ず変調及抑圧について考えると、搬送波入力
信号が無い場合、第2図の(C)および(D)点vcは
、負の半波σ)みの変調波が得らり、るが、これば全く
同相同振巾となる。したがって、次段差動増巾器(7)
の同相抑圧効果に工っで出力(5)にに現れないことに
なる。したがって変調波抑圧は、2つのアナログスイッ
チの相対性が完全であれは差動増巾器(7)の同相抑圧
比のみで決定さhl、高い抑圧比を得ることかでさゐ〇 次に、搬送波抑圧について考えてみると、変調波入力信
号が無り場合、Ql、Q2お工ひQ7.Q8’に完全な
スイッチ動作VC′fる様搬送波振巾全与えれば、第2
図の(C)およびΦ)点には搬送波は現り、ず搬送波抑
圧特性に非常に高くなる。実際ば、理想的なスイッチ動
作とならず、(C) + (D)点に多少搬送波が漏れ
てぐるが、(C) 、 (D)点でば同相成分と考えら
れる。したがって、次段差動増巾器(7)で抑圧される
ことになる0 本発明による集積回路を試作した結果、無調整で変調波
抑圧比−40dB、搬送波抑圧比−50dB(搬送波周
波数10 MHz付近)と良好な性能を得ているO 変調波入力と変調波出力のΔ形応答範囲は差動増巾器(
7)部分び)みVC、!:つて決足さhるため、差動増
巾器(7)の利得設足等によりあるh度応答範囲?広く
でさろため、平衡変調器としての応用の自由度ケ拡げら
Fする〇 なお、上記実施例のPNP )ランジスタQ5. Q6
.Qll。
Q12?i=第4図のごとくダイオードD1〜D4 V
こ変えても同様の機能、笹性會得ることができろ。
以上の工つにこび)発明に工れば、拍7・」住の良い集
積回路化に適した無調整でかつ搬送波ならひに変調波抑
圧特性の優れた平衡変調器が沿らhろ。
【図面の簡単な説明】
第1図は従来の平衡変調器の回路白Tある。第2図は本
発明の一実施例全示す回路図、第3図は第2図の回路図
の谷照の波形全示す図、第4図aこの発明の他の実施例
1示す回路図でろる。 図において、filは変−波信号入力源、(2)μ搬送
波信号入力源、(3a)〜(3e)は足算流源、(4)
はバイアス嘗諒、(5)は平衡変調出力、(6aH6b
)はアナログスイッチ回路、(7)ホ差動増巾器でろる
。 代理人 葛野信−

Claims (1)

    【特許請求の範囲】
  1. (11搬送波入力によって、変調波入力信号?スイッチ
    するW!;lのアナログスイッチと、上記搬送波の逆相
    入力によって変調波入力信号ヶスイッチする纂2のアナ
    ログスイッチと、上記i1、第2のアナログスイッチの
    スイッチ出カケ差入力とする差動増巾器と?備え、上記
    差動増巾器の出力全平衡変調器出力として取り出すこと
    全特徴とする平衡変調器。
JP12946682A 1982-07-22 1982-07-22 平衡変調器 Pending JPS5919413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12946682A JPS5919413A (ja) 1982-07-22 1982-07-22 平衡変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12946682A JPS5919413A (ja) 1982-07-22 1982-07-22 平衡変調器

Publications (1)

Publication Number Publication Date
JPS5919413A true JPS5919413A (ja) 1984-01-31

Family

ID=15010183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12946682A Pending JPS5919413A (ja) 1982-07-22 1982-07-22 平衡変調器

Country Status (1)

Country Link
JP (1) JPS5919413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222016A (en) * 1989-10-11 1993-06-22 Kabushiki Kaisha Toshiba Frequency converter
US5486875A (en) * 1991-07-02 1996-01-23 Canon Kabushiki Kaisha Image signal processing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129950A (en) * 1977-04-19 1978-11-13 Matsushita Electric Ind Co Ltd Signal processor
JPS5544221A (en) * 1978-09-22 1980-03-28 Hitachi Denshi Ltd Modulation system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129950A (en) * 1977-04-19 1978-11-13 Matsushita Electric Ind Co Ltd Signal processor
JPS5544221A (en) * 1978-09-22 1980-03-28 Hitachi Denshi Ltd Modulation system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222016A (en) * 1989-10-11 1993-06-22 Kabushiki Kaisha Toshiba Frequency converter
US5486875A (en) * 1991-07-02 1996-01-23 Canon Kabushiki Kaisha Image signal processing device

Similar Documents

Publication Publication Date Title
JP3575898B2 (ja) 増幅器回路
JPH053166B2 (ja)
JP3429840B2 (ja) 四象限乗算回路及びこの回路を有するfm受信機
JPH0556049B2 (ja)
US5945860A (en) CLM/ECL clock phase shifter with CMOS digital control
EP1160717A1 (en) Analog multiplying circuit and variable gain amplifying circuit
JPS5919413A (ja) 平衡変調器
JP2000511027A (ja) 高周波レシーバ
JP3647712B2 (ja) 移相器
Schmidt et al. Continuously variable gigahertz phase-shifter IC covering more than one frequency decade
JPH0239881B2 (ja)
JPS6318362B2 (ja)
JPH1041750A (ja) 利得制御周波数変換回路
JP2569497B2 (ja) 掛算器
JP2825026B2 (ja) 二信号切換回路
JPH0681108B2 (ja) Fmステレオマルチプレックス復調回路のマトリックス回路
JPH0215376Y2 (ja)
JP3050185B2 (ja) アナログ乗算回路
JP3161440B2 (ja) ハーモニックミキサ回路
JPH04354407A (ja) 周波数ディスクリミネータ
JPS6119540Y2 (ja)
JPS5929371Y2 (ja) クオ−ドラチヤ−検波増幅回路
JPH032985Y2 (ja)
JPH02296408A (ja) 差動増幅回路
JP2001027910A (ja) 直流電圧レベルシフト回路