JPS59189694A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPS59189694A
JPS59189694A JP6407183A JP6407183A JPS59189694A JP S59189694 A JPS59189694 A JP S59189694A JP 6407183 A JP6407183 A JP 6407183A JP 6407183 A JP6407183 A JP 6407183A JP S59189694 A JPS59189694 A JP S59189694A
Authority
JP
Japan
Prior art keywords
stylus
pattern
land
pattern land
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6407183A
Other languages
English (en)
Other versions
JPH0136992B2 (ja
Inventor
孝夫 横山
辻 武信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6407183A priority Critical patent/JPS59189694A/ja
Publication of JPS59189694A publication Critical patent/JPS59189694A/ja
Publication of JPH0136992B2 publication Critical patent/JPH0136992B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明げ、セラミック基板上(薄膜パターンを形成し、
この回路パターンの一部ニ能動用および受動用の回路部
品全搭載する混成集積回路の製造方法に関し1%に前記
セラミック基板に外部引出しリード全接続する接続法の
改良に関する。
各種電子部品の小型化に伴ない、混成集積回路のより小
型化高密度化が進み1部品搭載用アルミナセラミック基
板と搭載部品の接続及び外部引き出しリード線と該基板
との接続に信頼性品質の面f更に重要となっている〇 一般に混成集積回路として使用するアルミナセラミック
基板上に抵抗体、コンチン−!l”、 4体、クロスア
ンダ一部と言った素子や、パターン金、蒸着。
スパッタリング方法等により付着後、写真蝕刻技術を用
いて多数形成させ、続いてパターンの電気的特注チェッ
クを行ない個々の混成集積回路用基板として171り出
し個片化する方法や、パターン化後搭載部品を搭載後混
成集槓回路としての機能調整や特注チェック?行ない個
片化する方法をとっているが、これらの方法に於て1個
片化する前段階で各種の電気的チェックを行なう場合、
電気的条件を各パターンに与える為に、各パターンに対
し針(グローブ)を陸触させる必要がある。
混成集積回路内パターンが微少化、高密度化するに伴な
い、チェック用針を該回路内の必要な箇所に点在させた
状態で吸触させる事となりつつある。特に、触針させた
状態で抵抗体、コンデンサ等を所望の値に調整(以下ト
リミングと称すうする場合、調整手段としてレーザ光、
放電、超音波と言った方法を使っている。しかし、最近
げレーザ光によるトリミングが一般的な方法として採用
されておジ、触針を点在式せる事ぼレーザ光が針に当た
りトリミングの出来ない事が発生する。
この事を避ける為、針を混成集積回路の外部引き出しパ
ターンランド部付近に集める方法がとられている。触針
の答易注と言う面では、外部引き出しパターンランド部
付近に針を集める事が有利であるが1反面、触針数だけ
触針用パターンを設ける事となり、結果として、基板サ
イズが大きくなると言った事が起きる。しかし、混成集
積回路基板サイズの小型化の方向からは、基板サイズを
大きくする事が困難であり、基板サイズ全人きくしない
方法としては、触針用パターン及び外部引き出しパター
ンを縮小せざる得ない。
−万、外部引き出しリード線は、外部引き出しパターン
ランド上で半田を介して接続され、混成集積回路の外と
の電気的入出力の役目をハたす上で該リード線と該ラン
ドの手続強度が要求される。
従って、外部引き出しパターンランドを縮小化すると、
外部引き出しリード線の半田付面積が小さくなり、結果
として該リード接続部強度が落ちる事VCな!ll啜続
の信頼1面に問題がめった。
本発明の目的に、触針用パターンランドを基板周辺に設
けて該基板の電気的特注チェックを容易にしながらも、
触針用パターンランドを基板周辺に設けることl’cJ
、る従来の基板寸法の増大、またげ、外部引出しリード
接続強度の低下の回避される混成集積回路の製造方法全
提供するにある。
本発明の混成集積回路の製造方法は、セラミック基板の
周辺に隣陵して設けた外部引出しパターンランドお工び
触針パターンランドのうちの該触針パターンランドに触
針のうえ前記セラミック基板の電気的特注チェックを行
う工程と、つぎ(レーザ光Vcより前記触針パターンラ
ンドを切り離しこの切離したパターンランドと前記引出
しパターンランドを共通にして外部引出しリードを接続
する工程とを含むものである。
つぎに図面を参照して本発明?説明する。
第1図(a)、 (b)μ従来の混成集積回路製造法に
おける外部引出しリードの手続方法を説明するための平
面図で、まず、同図(a)のように、アルミナセラミッ
ク基板10周辺に、陵続強度?確保するに十分な広さの
面積?もつ外部引出しパターンランド2と1回路パター
ンの形成された基板lの電気的%註チェック用の触針パ
ターンランド3が股ffられている○そして、触針パタ
ーンランド3に触針のうえ基板1(1)%T気的特註チ
ェック終了後、同図(b)のように、外部引出しパター
ンランド2には。
それぞれ外部引出しリード4がはんだ付けで陸続されて
いる。この工うな従来の外部引出しリード接続において
汀、触針パターンランドが基板周辺部に形成しているた
めに1回路内の所要位置に触針ハターンランF″全点在
させているのに比べ基板面積げ大きくなり易い。といっ
て、叩積縮小のため、外部引出しパターンランド2の面
積を小さくすれば、外部引出しリード4の接続強度が不
十分となる。
第2図(a)、 (b)μ本発明方法の一実施例に係る
混成集積回路基板に外部引出しリードを接続する工程全
説明するための平面図でるる。まず1回路パターンの形
成されたアルミナセラミック基板11の周辺部には、従
来の外部引出しパターンランドの半分の圓槓の外部引出
しパターンランド12が形成され、またこれに隣固して
、はぼ同じ大きさの触針パターンランド13が設けられ
ている。この第2図(a)の状態において、触針パター
ンランド13<触針のうえセラミック基板11の電気特
注チェックを行った後、同図(b)に示すように、触針
パろ−ンランド13?レーザ元にょジC部rcおいて切
り離し、このvJt)離した触針パターンランドl3と
外部引出しパターンランド12とを共通に−1とめにし
て、外部引出しリード4全はんだ付けにより陸続してい
る。
このように1本発明方法でげ、セラミック基板周辺に引
出した外部引出しパターンランドを小さくして、その小
さくした汁を、切離して独立させた触針パターンランド
で補償しているので、触針パターンランド金基板周辺に
集めることによる基板面積の増大がなくなっている。か
くして、基板周辺の触針パターンランドにより触針全容
易にして電気的特注チェックを行った後げ、触針パター
ンランドを切り・離して、隣陸の外部引出しパターンラ
ンドと合併させているので1合併された外部引出しパタ
ーンランドへの外部引出しリードの接続を行うため、従
来通りの強度でもって外部リードの吸続が行なわれる。
すなわち1本発明九より。
基板面積の増大なしくC触針の答易註が達せられるとい
う極めて実用1fi[富んだ大きな効果が得られるO
【図面の簡単な説明】
第1図(al、 (b)H従来の製造法に係るセラミッ
ク基板に外部引出しリードを陸続する工程全説明するた
めの平面図、第2図(aJ、 (b)ぼ本発明の一実施
例に係る混成集積回路セラミック基板に外部引出しリー
ドを接続する工程ケ欣明するための平面図である。 1.11・・・セラミック基板、2.12・・・外部引
出しパターンランド、3.13・・・触針パターンラン
ド、4・・・外部引出しリード。 (a) 第 (12) 第4 / 図 (/2) ど 図

Claims (1)

    【特許請求の範囲】
  1. セラミック基板上に回路パターンを形成し、この回路パ
    ターンの一部に回路部品を搭載することを含む混成集積
    回路の製造方法において、前記セラミック基板の周辺部
    に隣阪して設けた外部引出しパターンランドおよび触針
    パターンランドのうちの触針パターンランドに触針のう
    え前記基板の電気的特注チェックを行う工程と、このチ
    ェック工程の後、レーザ光線によシ前記触針パターンラ
    ンドtl−i;l17v離し、この切り離した触針パタ
    ーンランドを前記外部引出しパターンランドと共通にし
    て外部引出しリード全接続する工程とを含むことを特徴
    とする混成集積回路の製造方法。
JP6407183A 1983-04-12 1983-04-12 混成集積回路の製造方法 Granted JPS59189694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6407183A JPS59189694A (ja) 1983-04-12 1983-04-12 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6407183A JPS59189694A (ja) 1983-04-12 1983-04-12 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS59189694A true JPS59189694A (ja) 1984-10-27
JPH0136992B2 JPH0136992B2 (ja) 1989-08-03

Family

ID=13247490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6407183A Granted JPS59189694A (ja) 1983-04-12 1983-04-12 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS59189694A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62157096U (ja) * 1986-03-27 1987-10-06
JPS6350183U (ja) * 1986-11-04 1988-04-05

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797968U (ja) * 1980-12-05 1982-06-16

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797968U (ja) * 1980-12-05 1982-06-16

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62157096U (ja) * 1986-03-27 1987-10-06
JPH0220777Y2 (ja) * 1986-03-27 1990-06-06
JPS6350183U (ja) * 1986-11-04 1988-04-05

Also Published As

Publication number Publication date
JPH0136992B2 (ja) 1989-08-03

Similar Documents

Publication Publication Date Title
JPS62229896A (ja) 印刷配線基板
US5355105A (en) Multi-layer flexible printed circuit and method of making same
JPS59189694A (ja) 混成集積回路の製造方法
JPH02230749A (ja) 半導体チップ及び該チップを用いた半導体装置
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPS6298791A (ja) 可撓性プリントシ−ト
JPH09307202A (ja) 混成集積回路
JPH10335822A (ja) 積層セラミック回路基板
JP2938592B2 (ja) 回路部品搭載用端子を備えた可撓性回路基板及びその製造法
JPS60160691A (ja) 厚膜パタ−ン形成方法
JPS607118A (ja) コンデンサ
JPS60180186A (ja) プリント基板
JPH062222Y2 (ja) 多重基板回路モジュール
JPS6356984A (ja) プリント基板の製造方法
JPS58139410A (ja) インダクタンス素子
JPH0964086A (ja) 結線用パッド
JPH05211380A (ja) 電子部品の実装構造
JPH03293757A (ja) フィルムを使用した電子部品搭載用基板
JPH0548239A (ja) 回路基板の形成方法
JPS61111516A (ja) 厚膜ハイブリツド電子部品
JPS62174997A (ja) チツプ部品のプリント基板実装構造
JPH0453100B2 (ja)
JPH0822853A (ja) ピンアサイメント変更用プリント基板
JPH04259232A (ja) 半導体チップの実装方法
JPS59161893A (ja) 電子部品の搭載方式