JPS5918683Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5918683Y2 JPS5918683Y2 JP1976175108U JP17510876U JPS5918683Y2 JP S5918683 Y2 JPS5918683 Y2 JP S5918683Y2 JP 1976175108 U JP1976175108 U JP 1976175108U JP 17510876 U JP17510876 U JP 17510876U JP S5918683 Y2 JPS5918683 Y2 JP S5918683Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- semiconductor
- support plate
- connection pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は半導体装置、特に大型の半導体素子を搭載する
ためのパッケージの構造に関する。
ためのパッケージの構造に関する。
大型の半導体素子は組立工程及び動作時において熱の影
響を受は熱歪を生ずるため、これをセラミック板等の基
板に支持する場合その熱歪を充分緩和するような構造を
採る必要がある。
響を受は熱歪を生ずるため、これをセラミック板等の基
板に支持する場合その熱歪を充分緩和するような構造を
採る必要がある。
特に、半導体素子が一枚の半導体基板(ウェハ)によっ
て構成されている場合等、大型になればなる程、また半
導体素子とその支持体との間の材料自体の熱膨張係数の
相違が大きな場合はど、寸法変化による影響が大きくな
る。
て構成されている場合等、大型になればなる程、また半
導体素子とその支持体との間の材料自体の熱膨張係数の
相違が大きな場合はど、寸法変化による影響が大きくな
る。
また、半導体素子とそれの支持体との間の隙間間隔のコ
ントロールも困難となる。
ントロールも困難となる。
例えばセラミック等の基板に半田層を介して半導体素子
を固着する場合に、該半田層が薄いため、該半田層の存
在をもって基板と半導体素子の熱膨張係数の相違に基づ
く歪を緩和することが困難であった。
を固着する場合に、該半田層が薄いため、該半田層の存
在をもって基板と半導体素子の熱膨張係数の相違に基づ
く歪を緩和することが困難であった。
本考案はかかる実情に鑑みて案出したもので、その支持
体間の隙間間隔の制御を可能にし、かつ材料間の熱歪を
有効に吸収しかつ熱放散の良好な半導体装置を得ること
を目的とする。
体間の隙間間隔の制御を可能にし、かつ材料間の熱歪を
有効に吸収しかつ熱放散の良好な半導体装置を得ること
を目的とする。
そこで、本考案によれば円形開口部および該円形開口部
の周縁上面に形成した複数個の接続用パッドを有する基
板と、前記開口部内に位置しかつ前記接続用パッドとの
間で電気的に接続される半導体素子と、該半導体素子を
支持する支持板とを含んで戒り、前記半導体素子と支持
板との間が、多数の孔を有する板状の銅製メツシュを介
装せしめて半田付けされてなることを特徴とする半導体
装置が提案される。
の周縁上面に形成した複数個の接続用パッドを有する基
板と、前記開口部内に位置しかつ前記接続用パッドとの
間で電気的に接続される半導体素子と、該半導体素子を
支持する支持板とを含んで戒り、前記半導体素子と支持
板との間が、多数の孔を有する板状の銅製メツシュを介
装せしめて半田付けされてなることを特徴とする半導体
装置が提案される。
以下、添付図面に基づいて本考案の実施例につき詳述す
る。
る。
図において、セラミックからなる基板1はその中央部に
円形開口部2を有し、その円形開口部の周縁上面には半
導体素子10の端子パッドからの引出し線が接続される
接続用パッド3が複数個形成されている。
円形開口部2を有し、その円形開口部の周縁上面には半
導体素子10の端子パッドからの引出し線が接続される
接続用パッド3が複数個形成されている。
これらの接続用パッド3は、基板1の内部を通るそれぞ
れの導体パターン4及びスルーホール19を介して、基
板1の外周縁に形成したそれぞれの外部接続用パッド5
に接続されている。
れの導体パターン4及びスルーホール19を介して、基
板1の外周縁に形成したそれぞれの外部接続用パッド5
に接続されている。
かかる接続用パッド3,5はすでに周知であるところの
多層セラミック基板の製造プロセスによつて形成された
基板1のメタライズ部にニッケルメッキ及び金メッキ等
を施すことによって形成することができる。
多層セラミック基板の製造プロセスによつて形成された
基板1のメタライズ部にニッケルメッキ及び金メッキ等
を施すことによって形成することができる。
また接続用パッド5は通常の薄膜技術によって形成する
こともできる。
こともできる。
基板1の開口部2の周縁下面には、例えばコバール等で
製造された図示の如き形状の環状緩衝部材6が鑞付は等
により取り付けられ、更にこの部材6上には例えばモリ
ブデン(Mo)からなる支持板9が鑞付は等によって取
り付けられる。
製造された図示の如き形状の環状緩衝部材6が鑞付は等
により取り付けられ、更にこの部材6上には例えばモリ
ブデン(Mo)からなる支持板9が鑞付は等によって取
り付けられる。
環状緩衝部材6は断面がR部で折り曲げられた平行段差
を有する形状であり、前記支持板9と一体となり、基板
1の開口部2の一方を気密封止する。
を有する形状であり、前記支持板9と一体となり、基板
1の開口部2の一方を気密封止する。
半導体素子10、即ち一枚の半導体基板はそれ自体が一
つの大型集積回路を構成する大型シリコン基板であって
、本考案によれば該半導体素子は前記支持板9上に第3
図に示す如き例えば銅(Cu)からなる金属製メツシュ
17を介装せしめて半田付けにより取り付けられ、その
後接続用パッド3との間をワイヤ13等で電気的に接続
される。
つの大型集積回路を構成する大型シリコン基板であって
、本考案によれば該半導体素子は前記支持板9上に第3
図に示す如き例えば銅(Cu)からなる金属製メツシュ
17を介装せしめて半田付けにより取り付けられ、その
後接続用パッド3との間をワイヤ13等で電気的に接続
される。
第3図に示す金属製メツシュ17は例えば第3図に示す
ように多数の円形孔18を有する円板状のものあるいは
、一般の金網状のものを用いることができる。
ように多数の円形孔18を有する円板状のものあるいは
、一般の金網状のものを用いることができる。
該金属製メツシュ17の存在により、ここにおける半田
量は前記従来のものよりも極めて多くすることができる
。
量は前記従来のものよりも極めて多くすることができる
。
半導体素子10の搭載後、第1図に示すようにシールリ
ング14を介して基板開口部2にキャップ部材15を取
り付け、第2図の如き本考案の半導体装置が完成する。
ング14を介して基板開口部2にキャップ部材15を取
り付け、第2図の如き本考案の半導体装置が完成する。
この時、必要゛に応じて支持板9の下部に放熱フィン1
6を取り付けることができる。
6を取り付けることができる。
このような本考案によると、半導体素子10の半田付け
による支持板上への搭載に際して該半導体素子と支持板
との間に金属製メツシュ17が介在されているので、半
田材自体に緩衝効果を充分与え得る程度の厚さが得られ
、かつ厚さにムラがなくなり、均一な半田層が形成され
ると共に厚さのコントロールも可能となる。
による支持板上への搭載に際して該半導体素子と支持板
との間に金属製メツシュ17が介在されているので、半
田材自体に緩衝効果を充分与え得る程度の厚さが得られ
、かつ厚さにムラがなくなり、均一な半田層が形成され
ると共に厚さのコントロールも可能となる。
従って、支持板と半導体素子との熱膨張係数の差に基づ
く歪を有効に吸収することができ、該半導体素子の破壊
を防止することができる。
く歪を有効に吸収することができ、該半導体素子の破壊
を防止することができる。
第1図は本体からキャップと放熱フィンを分解した本考
案の半導体装置の斜視図、第2図は本考案の半導体装置
の断面図、第3図は本考案で用いる金属製メツシュの斜
視図である。
案の半導体装置の斜視図、第2図は本考案の半導体装置
の断面図、第3図は本考案で用いる金属製メツシュの斜
視図である。
Claims (1)
- 【実用新案登録請求の範囲】 11円円形口部2および該円形開口部の周縁上面に形成
した複数個の接続用パッド3を有する基板1と、前記開
口部2内に位置しかつ前記接続用パッド3との間で電気
的に接続される半導体素子10と、該半導体素子10を
支持する支持板9とを含んで成り、前記半導体素子10
と支持板9との間が多数の孔18を有する板状の銅製メ
ツシュ17を介装せしめて半田付けされてなることを特
徴とする半導体装置。 2、半導体素子が一枚の半導体基板によって構成されて
なることを特徴とする実用新案登録請求の範囲第1項記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976175108U JPS5918683Y2 (ja) | 1976-12-28 | 1976-12-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976175108U JPS5918683Y2 (ja) | 1976-12-28 | 1976-12-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5394073U JPS5394073U (ja) | 1978-08-01 |
JPS5918683Y2 true JPS5918683Y2 (ja) | 1984-05-30 |
Family
ID=28782542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1976175108U Expired JPS5918683Y2 (ja) | 1976-12-28 | 1976-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5918683Y2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4919354A (ja) * | 1972-06-15 | 1974-02-20 | ||
JPS4925367U (ja) * | 1972-06-05 | 1974-03-04 | ||
JPS5027245U (ja) * | 1973-07-09 | 1975-03-28 |
-
1976
- 1976-12-28 JP JP1976175108U patent/JPS5918683Y2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4925367U (ja) * | 1972-06-05 | 1974-03-04 | ||
JPS4919354A (ja) * | 1972-06-15 | 1974-02-20 | ||
JPS5027245U (ja) * | 1973-07-09 | 1975-03-28 |
Also Published As
Publication number | Publication date |
---|---|
JPS5394073U (ja) | 1978-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JPH0770641B2 (ja) | 半導体パッケージ | |
JP2504610B2 (ja) | 電力用半導体装置 | |
JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
US3303265A (en) | Miniature semiconductor enclosure | |
JPH08321576A (ja) | リードフレームを実現する方法および集積回路ケーシング | |
US3105868A (en) | Circuit packaging module | |
JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH09312355A (ja) | 半導体装置とその製造方法 | |
JPS5918683Y2 (ja) | 半導体装置 | |
JPS6227544B2 (ja) | ||
JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
JPS6220701B2 (ja) | ||
JPS63169749A (ja) | 半導体装置 | |
JPH0427172Y2 (ja) | ||
JP4175339B2 (ja) | 半導体装置の製造方法 | |
KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
JPS6120768Y2 (ja) | ||
JPH03248449A (ja) | ヒートシンク搭載型半導体装置 | |
JPH08274250A (ja) | 半導体装置 | |
JP3454240B2 (ja) | 電子装置およびその製造方法 | |
JPH0685102A (ja) | 半導体集積回路装置 |