JPS59181859A - 回線走査方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、回線スキャナ及び中央制御部を備える通信制
御装置による回線走査方式に関する。

技術の背景 、　　　通信制御装置は回線スキャナ、中央制御部など
を備え、該回線スキャナはローカルメモリに１回線毎の
文字組立、分解のためのデータ領域と制御領域を持ち、
各回線を１ビット以内の速度で時分割に走査して送受信
処理を行ない、１文字の送信又は受信が完了すると中央
制御部に割込みを行なう。

中央制御部はこの割込みを検出すると割込みを行なった
回線のローカルメモリの内容を読出し、割込みの原因を
調べて受信の場合には受信文字を取出す。この後ローカ
ルメモリに新たな動作指令を書込め、送信の場合には送
信文字を書込む。さらに中央制御部は送受信文字と非同
期的に特定の回線のローカルメモリを読出して動作状況
を調べ、またローカルメモリに対して動作の開始、終了
の指令を書込んだりする。

第１図はか−る動作を行なう通信制御装置（ＣＣＵ）の
構成を示す。これらの図で１は上記中央制御部であり、
記憶部４に格納された制御プログラムに従って処理を行
なう。３はチャネルアダプタで、ポス＋−ｃ　Ｐ　Ｕの
汎用チャネルへの接続を制御する。２は上記の回線スキ
ャナで、回線毎の文字組立、分解を制御する。５はライ
ンセットであり、回線毎のヒツト組立、モデムインタフ
ェースの信号線の極性保持、レヘル変換を行なう。中央
制御部１と回線スキャナ２は第２図に示す構成を有する
。中央制御部１には演算部１１に付加して回線スキャナ
共通部１２が設げられており、該共通部は割込要求アト
レスレジスタ１２ａと処理回線レジスタ１２ｂを備える
。また回線スキャナ２は前述のローカルメモリ２１と、
作業レジスタ２２、入力レジスタ２３、出力レジスタ２
４、制御回路２５、およびラインセントインクフェース
２６を備える。

中央制御部１の回線スキャナ共通部１２は回線スキャナ
２に対して走査アドレスを供給し、また割込要求を生じ
た回線アドレスの１つを割込要求アドレスレジスタ１２
ａに保持する。このアドレスは割込みが受付けられると
処理回線レジスタ１２ｂに転送され、更に該レジスタ１
２ｂより回線スキャナ２へ転送されて上記の回線スキャ
ナに対する走査アドレス供給が行なわれる。回線スキャ
ナ２の制御回路２５はローカルメモリ２１に対して次の
制御を行なう。即ち、マシンサイクル中の演算サイクル
１では中央制御部１から与えられる走査アドレスに対す
るローカルメモリ２１の内容を読出し、対応するライン
セントとの間でデータ入出力を行ない、１文字の組立、
分解が完了すると当該回線のアＩ−レスを割込要求アド
レスレジスタ１２ａに登録する。この結果割込みが受付
けられ、処理に入ると、演算サイクル２で処理回線レジ
スタ１２ｂのアドレスによってローカルメモリ２１の内
容は入力レジスタ２３に転送される。この後、中央制御
１１部１か入力命令（複数）を実行すると、処理中の回
線のローカルメモリの内容は入力レジスタ２３から読出
される。またこの回線に対する出力命令は出力レジスタ
２４に保持された後、演算サイクル２において処理回線
レジスタ１２ｂが示すローカルメモリに書込まれ、これ
よりラインセントを経て当該回線へ送出される。

更に中央制御部からの文字組立、分解と非同期的な特定
の回線への処理要求は、回線スキャナ２からの割込要求
を抑止した状態で制御プログラムが、処理回線レジスタ
１２ｂに特定の回線アドレスをセントし、当該回線のロ
ーカルメモリの内容を演算サイクル２で入力レジスタ２
３に読出すことから行なわれる。

従来技術と問題点 上述の従来の制御方式では以下のような問題がある。そ
の第１は入出力実行時間が遅いことである。

一般に回線は長いので回線走査は周期１μｓｅｃなどの
低速で行なわれるが、処理はこの低速走査に同期して行
なわれ、この結果実行時間が大になる。

即ち入力の実行には中央制御部１の割込み許可または非
同期的な制御指示が出力されてから当該回線のローカル
メモリの読出しが可能になるまでには演算サイクル２の
実行を待たねばならず、また出力命令の実行も演算サイ
クル２の実行を待たねばならない。ローカルメモリの読
取り書込みは入出力の実行に不可欠であるが、これが回
線スキャナの低速に制約されたのでは入出力処理の高速
化ハ困難である。第２は、中央制御部１と回線スキャナ
２の分離が困難という点である。大規模な回線収容、予
備構成の容易化のため等の目的で中央制御部と回線スキ
ャナを分離、離隔することが望まれるが、このようにす
ると上記■の場合より更に入出力命令の実行が遅れるこ
とになり、実用上分離が困難である。従来この問題を解
決すべく演算サイクル２の実行回数を増加し、回線スキ
ャナに出力命令のスタックを置く等の方法をとって性能
の向上を図ってきたが根本的解決にはならず、一方、中
央制御部（ＣＰ　Ｕ）の性能向上は著しく進んでいるの
で高性能ＣＰＵを使用しようとするとその高性能か回線
スキャナにより抑制され、充分力を発揮できないという
問題がある。

発明の目的 本発明はか〜る問題を解決し、従来に比べて入出力命令
の実行速度を大幅に向上させ、中央制御部と回線スキャ
ナの分離も可能にしようとするものである。

発明の構成 本発明は回線スキャナ及び中央制御部を備え、該回線ス
キャナはその回線対応のローヤルメモリ上で文字の組立
分解を行ない、１文字の送信又は受信毎に中央制御部に
割込みを行ない、ローカルメモリに対して中央制御部か
らの入出力命令を実行することで文字の受渡しを行なう
、複数回線の接続、制御を行なう通信制御装置の回線走
査方式において、中央制御部に付加して回線スキャナの
ローカルメモリに回線対応する入カバソファと出カバソ
ファを設け、回線スキャナは通常動作中にローカルメモ
リの内容を周期的に読出してそれを対応する人力ハノフ
ァへ転送し、所望の回線に対する入力命令は中央制御部
が該入カバソファに対して実行し、所望の回線に対する
出力命令は中央制御部が対応する出カバソファにこれを
書込み、回線スキャナがこれを対応するローカルメモリ
に書込んで実行し、そして出力命令の実行未了の回線に
対しては当該ローカルメモリから入力へソファへの内容
転送及び割込み発生を抑圧することを特徴とするが、次
に実施例を参照しながらこれを詳細に説明する。

発明の実施例 第３図は本発明の実施例を示し、第２図と同し部分には
同じ符号が伺しである。これらを対比して明らかなよう
に、本発明では中央制御部１に付加された回線スキャナ
共通部１２に、回線スキャナ２のローカルメモリ２１に
対応する入カハノファ１２Ｃおよび出力ハノファ１２ｄ
を設ける。ローカルメモリ２１は回線対応にデータ領域
と制御領域を持つから人、出カバソファ１２Ｇ、１２ｄ
も同様に回線対応にデータ、制御領域を持つ。−例を挙
げると回線数は９６で、ローカルメモリ２１は６ハイｌ
−Ｘ　９６の容量を持つ。人、出力へソファも同様とす
る。また中央制御部１には複数の回線スキャナが接続さ
れることがあるが、その場合人、出カバソファは各回線
スキャナに対応して設６ノられるので更に多数になる。

しかし、メモリは大容量、低度のものが出廻っているの
で、これは格別外点とはならない。入カバソファにはロ
ーカルメモリ２１の内容をコピーしておく。即ち、回線
スキャナ２は演算サイクル１においてローカルメモリ２
】の内容を読出しこれを当該回線の対応人カバソファ１
２ｃに順次転送する。中央制御部１では入力命令はこの
入カバソファから実施する。

また中央制御部の出力命令は当該回線に対応する出カバ
ソファ１２ｄに書込まれ、これが回線スキャナに転送さ
れて演算サイクル２により当該回線に対応するローカル
メモリ２１に書込まれ、該メモリより回線へ送出される
。この出力処理が実行されるのは演算サイクル２であり
、入カバソファへの書込みが行なわれるのは演算サイク
ル１であるから、上記回線スキャナによるコピー処理で
も、ローカルメモリに書込まれた出力命令が入力ハノフ
ァへ転送されるようなことはない。

入力命令の実行は従来法では上述の如く、レジスタ１．
２　ｂからの走査アドレス供給、該アドレスによるロー
カルメモリ２１の続出し、対応するラインセントとの間
でのデータ入出力、レジスタ１２ａへのアドレス登録、
割込み要求、該アドレスによるローカルメモリの読出し
、その読出したデータの入力レジスタへの転送、該入力
レジスタからの読出しで行なう。これに対し本発明では
回線スキャナが周期的にローカルメモリを読出し、読出
したデータを当該入カバソファへ予め転送しておく。従
って中央制御部は単に自己の該入力ハノファを読出せば
よく、高性能ＣＰＵの能力を充分活用した高速処理が可
能である。また出力命令の実行は従来法では上述の如く
、出力命令を出力レジスタ２４にアドレスをレジスタ１
２ｂに保持し、回線スキャナが演算サイクル２でこれを
レジスタ１２ｂが示すローカルメモリに書込むという手
順て行なったか、本発明では中央制御部が出力命令を当
該回線に対応する自己の出カバソファに書込むという処
理で済みくアドレス送出は不要）、あとは回線スキャナ
が演算ザイクル２で該出力レジスタの内容を対応するロ
ーガルメモリに書込み、こうして回線スキャナの走査周
期に影響されない高速出力処理が可能になる。

例外的に特定の回線のローカルメモリに情報を書込み、
それを直ちに読出す要求に対しては、該情報がローカル
メモリに書込まれるまでの間、ローカルメモリから人カ
バソファへのデータ転送および割込み発生を抑止し、界
雷動作が生じるのを防止する。この場合は非同期的な処
理回線レジスタ１２ｂへの書込みが長時間を要するよう
になるが、このようなケースは試験プログラム等の例外
的なものによる場合が殆んどであるから性能への影響は
無視できる。

発明の９ノ果 以」二説明したことから明らかなように本発明によれば
回線走査速度によらず入出力を実行でき、中央制御部の
性能を大幅に向上させることができるようになる。この
ため回線スキャナに、マイクロプロゲラ、ム制御などの
、より拡張性に冨む制御方式を採用できるようになる。

更に、人力命令を回線スキャナがデコードして入力レジ
スタの内容を返すという、中央制御部、回線スキャナ両
者の距離に依存する命令実行時間がなくなるため両者を
従来より大幅に離れた場所に配置でき、システム設計の
自由度が増す。

【図面の簡単な説明】

第１図は通信制御装置の構成を示すブロック図、第２図
はその一部の詳細を示すブロック図、第３図は本発明の
実施例を示すブロック図である。 図面で１は中央制御部、２は回線スキャナ、２１はロー
カルメモリ、１２ｃは入カバソファ、１２ｄは出カバソ
ファである。 出願人　富士通株式会社 代理人弁理士　　　青　　　柳　　　　　稔手続補正舎
（自発） 昭和５９年４月９日 慣許庁長官　若　杉　：＋１ｊ　　夫　殿昭和５８年特
計願第５５９２６号 ２、究明の名イノ」く 回、ｂ定食方式 ３ネ山正を′３−る名″ −ｌト１午との１列イ糸　　１寺許出願人　　、、７　
、；　”＝’２゜４、代　理　人　　工１０１ 住　ハ「　　東預都千代山区岩４蝉丁３丁目４蚤５弓第
−束上２１氏名　（７ｏ１７）うｆり」汁　育　４ル１
ｊ　　□　”４、己・ ５、補正命令の日刊　　な　し ６補正により増がする発明の数　　な　し７、　＋ｉｌ
ｉ正の対象　リｈｔｉｉｌ曇の前層Ｎｉ−丞のＩ圧部の
梱および先例の計則１１膚況明の仙ｄ ８イ１ｕ正（１）１″″容　刀１」７丁代のとおり別　
　　　紙 （１）明細書第１負５行〜第２頁５行の９、【許論求の
範囲を次の様に補正する。 「　回軸スキャナ及び中央制御部をυｔｉｔえ、該ｌ！
！１線スキャナはその回線対応のローカルメモリ上で文
字の組立分房を行ない、１文字の送信又は受信毎に中火
制御部に割込みを行ない、ローカルメモリに対して中央
面Ｊ’ＷＩ部からの入出力命令を実行することで文字の
受戻し全行なう、俵数回勝の接続、制御を行なうａ侶制
帥装置１りの回路走査方式に謳・いて、 中央側ｆｊｌ　’＝ｔｉに付〃口して回軸スキャナのロ
ーカルメモリに回線対応する人力バッファと出カバ７ノ
アを設け、 回線ス禿ヤナは通常動作中（Ｃローカルメモリの内容を
周期的に読出してぞ７’Ｌを対応する入力バッ７アへ転
送し、ノツ［望の回軸に対する人力命令は中火制御部が
該人力バッファに対して実行し、９「望の回線に対する
出力命情は中火１１ｉｌＪ御郡が対応するｍカバノファ
にこれを１込与、回線スキャナかこれを対応するローカ
ルメモリに書込んで実付し、てして出力命令の実行未了
の回汁、にλ」して（づ当訣ローカルメモリから人力バ
ッファ′＼の内容リム送及び割込み先生を抑止すること
イじ＋：ｒ　ｔ’ｒ２とし／こ回ね走査方式。」（２）
同。）２７圭Ｊ１２行の「ローヤルメモリ」を「ロー刀
ルノ七り」にイ＋＋ｉ正する。

Claims (1)

1. 【特許請求の範囲】 回線スキャナ及び中央制御部を備え、該回線スキャナは
   その回線対応のローヤルメモリ上で文字の組立分解を行
   ない、１文字の送信又は受信毎に中央制御部に割込みを
   行ない、ローカルメモリにり１して中央制御部からの入
   出力命令を実行することて文字の受渡しを行なう、複数
   回線の接続、制御を行なう通信制御装置の回線走査方式
   において中央制御部に付加して回線スキャナのローカル
   メモリに回線対応する大カバソファと出カバソファを設
   け、 回線スキャナは通常動作中にローカルメモリの内容を周
   期的に読出してそれを対応する入カバソファへ転送し、
   所望の回線に対する入力命令は中央制御部が該大カバソ
   ファに対して実行し、所望の回線に対する出力命令は中
   央制御部が対応する出力バノファにこれをＮ：込み、回
   線スキャナがこれを対応するローカルメモリに書込んで
   実行し、そして出力命令の実行未了の回線に対しては当
   該