JPS60112172A - 割り込み制御方式 - Google Patents
割り込み制御方式Info
- Publication number
- JPS60112172A JPS60112172A JP58220221A JP22022183A JPS60112172A JP S60112172 A JPS60112172 A JP S60112172A JP 58220221 A JP58220221 A JP 58220221A JP 22022183 A JP22022183 A JP 22022183A JP S60112172 A JPS60112172 A JP S60112172A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- dma
- sub
- master
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、複数のマイクロブロモ・7サユニ・ノド(M
PU)を有する装置における割り込み制御方式に関し、
特に1台のMPUを外部記1.a装置制御用のサブMP
Uに指定し、残りのMPUを該サブMpuを介して外部
記憶装置とのDMA (ダイレクトメモリ アクセス)
を行うマスクMPUとする装置における該DMAについ
ての割り込み処理を簡略化しようとするものである。
PU)を有する装置における割り込み制御方式に関し、
特に1台のMPUを外部記1.a装置制御用のサブMP
Uに指定し、残りのMPUを該サブMpuを介して外部
記憶装置とのDMA (ダイレクトメモリ アクセス)
を行うマスクMPUとする装置における該DMAについ
ての割り込み処理を簡略化しようとするものである。
従来技術と問題点
複数のMPUを有する装置、例えば画情報(文字情報を
含む)メモリを備えホストコンピュータに接続されてフ
ァックスなどを制御御するシステム内で行われるDMA
転送の割り込み要求は、従来どのMPUからも出すこと
ができ、またどのMPUも受けることができるように構
成されていたので、各MPUの処理内容が複雑になる欠
点があった。
含む)メモリを備えホストコンピュータに接続されてフ
ァックスなどを制御御するシステム内で行われるDMA
転送の割り込み要求は、従来どのMPUからも出すこと
ができ、またどのMPUも受けることができるように構
成されていたので、各MPUの処理内容が複雑になる欠
点があった。
即ちこの方式では各MPtJがDMA要求を出し又はそ
れを受けてDMA可否を決める必要があり、処理は簡単
でない。
れを受けてDMA可否を決める必要があり、処理は簡単
でない。
発明の目的
本発明は、複数のMPUを有する装置でDMA転送の割
り込み要求を出すMPU及びそれを受け付けるMPUを
限定することで命令系統を単純化し全体の処理を簡略化
、高速化しようとするものである。
り込み要求を出すMPU及びそれを受け付けるMPUを
限定することで命令系統を単純化し全体の処理を簡略化
、高速化しようとするものである。
発明の構成
本発明は、複数台のマイクロプロセッサと、各プロセツ
サに所属する主記憶部と、画情報メモリを有する装置内
のDMA転送の割り込み制御方式において、1台のマイ
クロプロセッサを画情報メモリ制御用のサブ・マイクロ
プロセッサに指定し、また残りの複数台のマイクロプロ
セッサをマスク・マイクロプロセッサに指定し、そして
該マスク・マイクロプロセッサとサブ・マイクロプロセ
ッサの間のDMA転送の割り込み要求は全て該マスク・
マイクロプロセッサ側から発行し、ザブ・マイクロプロ
セッサはマスク・マイクロプロセッサからのDMA割り
込み要求を受けて動作するようにしたことを特徴とする
が、以下図示の実施例を参照しながらこれを詳細に説明
する。
サに所属する主記憶部と、画情報メモリを有する装置内
のDMA転送の割り込み制御方式において、1台のマイ
クロプロセッサを画情報メモリ制御用のサブ・マイクロ
プロセッサに指定し、また残りの複数台のマイクロプロ
セッサをマスク・マイクロプロセッサに指定し、そして
該マスク・マイクロプロセッサとサブ・マイクロプロセ
ッサの間のDMA転送の割り込み要求は全て該マスク・
マイクロプロセッサ側から発行し、ザブ・マイクロプロ
セッサはマスク・マイクロプロセッサからのDMA割り
込み要求を受けて動作するようにしたことを特徴とする
が、以下図示の実施例を参照しながらこれを詳細に説明
する。
発明の実施例
第1図は本発明の一実施例を示す概略ブロック図で、A
はホスト(HOS T)コンピュータ、Bは該コンピュ
ータに接続される下位装置である。この装置Bは複数台
(本例では5台)のMPUを有し、そのうち#0〜#3
までの4台のMPUがマスク側、そして#Cの1台のM
PUがザブ側に指定され、これらの間がインタフェース
IFで接続される。図示しないが装置Bには外部記憶装
置(画像メモリ)があり、サブ側のMPUは画像メモリ
へのデータ書込み読出しを制御する。この画像メモリの
データ書込み読出しはホストが介在しないDMAで行な
うが、このDMAの割り込み要求はメイン側のMPUが
出し、サブ側のM P Uはこれを受けてDMA転送す
るだけで、自らがDMAの割り込み要求を出すことはな
い。この様な制限を加えることで装置B内のMPUの割
り込み処理が簡略化される。
はホスト(HOS T)コンピュータ、Bは該コンピュ
ータに接続される下位装置である。この装置Bは複数台
(本例では5台)のMPUを有し、そのうち#0〜#3
までの4台のMPUがマスク側、そして#Cの1台のM
PUがザブ側に指定され、これらの間がインタフェース
IFで接続される。図示しないが装置Bには外部記憶装
置(画像メモリ)があり、サブ側のMPUは画像メモリ
へのデータ書込み読出しを制御する。この画像メモリの
データ書込み読出しはホストが介在しないDMAで行な
うが、このDMAの割り込み要求はメイン側のMPUが
出し、サブ側のM P Uはこれを受けてDMA転送す
るだけで、自らがDMAの割り込み要求を出すことはな
い。この様な制限を加えることで装置B内のMPUの割
り込み処理が簡略化される。
第2図は装置Bの詳細ブロック図で、1〜4は個々のマ
スク側MPUとホストとのインタフェース、5〜8は#
0〜#3のマスクMPU、9〜12はそれらに対応する
主記憶部である。13はマスク側とサブ側をit続する
共通インタフェース、14はサブMPU、15はその主
記憶部、16は画情報メモリである。主記憶部9〜12
.15には当該MPUの処理プログラムなどが格納され
る。
スク側MPUとホストとのインタフェース、5〜8は#
0〜#3のマスクMPU、9〜12はそれらに対応する
主記憶部である。13はマスク側とサブ側をit続する
共通インタフェース、14はサブMPU、15はその主
記憶部、16は画情報メモリである。主記憶部9〜12
.15には当該MPUの処理プログラムなどが格納され
る。
第3図はソフト的に見た処理の流れを示す図で、この図
を参照しながら全体の動作を説明する。先ず、第1図の
ポストコンピュータAから装置Bに対し情報が送信され
ると、第2図のインタフェース1〜4を通してマスクM
PU5〜8に該情報が転送される。但し、この情報しよ
全てのマスクMPU5〜8に同時に転送されるのではな
く、コンピュータAば第3図に示すようにT 1.T2
.T3゜・・・・・・とタイミングをずらして1時にば
lMPUをアクセス(ACC)する。
を参照しながら全体の動作を説明する。先ず、第1図の
ポストコンピュータAから装置Bに対し情報が送信され
ると、第2図のインタフェース1〜4を通してマスクM
PU5〜8に該情報が転送される。但し、この情報しよ
全てのマスクMPU5〜8に同時に転送されるのではな
く、コンピュータAば第3図に示すようにT 1.T2
.T3゜・・・・・・とタイミングをずらして1時にば
lMPUをアクセス(ACC)する。
今、マスクCPU5がポストコンピュータAからアクセ
ス(ACC)されたとすると、該コンピュータAからの
情91114まインタフェース1を通してマスクCPU
5へ転送される。マスクCPU5は該情報をもとに主記
憶部9に格納されている制御情報を読み出し、必要な情
報(以下DATAという)を共通インタフェース13を
通してサブMPU14へ転送する。このDATA転送が
DMAで行なわれる場合、その割り込め要求を全てマス
クMPU5側から出す。第3図に示すように書込みの割
り込み要求1RQ−WをマスクMPU5が出ずと、サブ
MPU14は該割り込み要求を受けてDMA転送される
DATA (第3図ではライトデータWDとして示しで
ある)を受取り、該データに従って処理を行う。つまり
、マスクMPLI5からのDATAにもとすき主記憶部
15に格納されている制御情報を読み出し、例えば画情
報メモリ16への画情報の書き込み、或いは読み出しと
いう処理を行なう。そして、この処理の結果(リードデ
ータRI)として示しである)もマスタMPU5側から
の割り込み要求1RQ−Rにより、サブMPU14から
DMA転送でマスクMPU5へ送信する。ENDはマス
クMPU5からコンピュータAへ返送する処理終了通知
である。マスクMPUへ送られた上記処理結果は、該M
PUより更にポストへ送られたりする。
ス(ACC)されたとすると、該コンピュータAからの
情91114まインタフェース1を通してマスクCPU
5へ転送される。マスクCPU5は該情報をもとに主記
憶部9に格納されている制御情報を読み出し、必要な情
報(以下DATAという)を共通インタフェース13を
通してサブMPU14へ転送する。このDATA転送が
DMAで行なわれる場合、その割り込め要求を全てマス
クMPU5側から出す。第3図に示すように書込みの割
り込み要求1RQ−WをマスクMPU5が出ずと、サブ
MPU14は該割り込み要求を受けてDMA転送される
DATA (第3図ではライトデータWDとして示しで
ある)を受取り、該データに従って処理を行う。つまり
、マスクMPLI5からのDATAにもとすき主記憶部
15に格納されている制御情報を読み出し、例えば画情
報メモリ16への画情報の書き込み、或いは読み出しと
いう処理を行なう。そして、この処理の結果(リードデ
ータRI)として示しである)もマスタMPU5側から
の割り込み要求1RQ−Rにより、サブMPU14から
DMA転送でマスクMPU5へ送信する。ENDはマス
クMPU5からコンピュータAへ返送する処理終了通知
である。マスクMPUへ送られた上記処理結果は、該M
PUより更にポストへ送られたりする。
ホストコンピュータ八からの情報は他のマスクMPU6
〜8へもタイミングをずらして送信され、各マスクMP
UはサブMPU14に対して同種類の、或いは異なる種
類の処理を行う。例えばマスクMPU5〜8にはそれぞ
れことなる機器(例えば電話、ワードプロセッサ、ファ
クシミリ等)が接続され得る。尚、マスクMPU5〜8
がポストコンピュータへの管理下になく、独立に割り込
み処理要求をサブMPU14に出す場合は、最先の要求
を有効にし該要求に対応した処理が終了するまで他の要
求を待機さセる必要があるが、これはサブMPU14の
通常の割り込み処理で可能である。
〜8へもタイミングをずらして送信され、各マスクMP
UはサブMPU14に対して同種類の、或いは異なる種
類の処理を行う。例えばマスクMPU5〜8にはそれぞ
れことなる機器(例えば電話、ワードプロセッサ、ファ
クシミリ等)が接続され得る。尚、マスクMPU5〜8
がポストコンピュータへの管理下になく、独立に割り込
み処理要求をサブMPU14に出す場合は、最先の要求
を有効にし該要求に対応した処理が終了するまで他の要
求を待機さセる必要があるが、これはサブMPU14の
通常の割り込み処理で可能である。
発明の効果
以上述べたように本発明によれば、複数台のMPUを有
する装置でDMA処理用に指定されたす、ブMPUは他
のMPUからDMA割り込み要求を受けて動作し、また
DMA割り込み要求は全てマスクMPUから発行するよ
うにしたので、命令系統が単純化さ、れ処理の高速化が
図れる利点がある。
する装置でDMA処理用に指定されたす、ブMPUは他
のMPUからDMA割り込み要求を受けて動作し、また
DMA割り込み要求は全てマスクMPUから発行するよ
うにしたので、命令系統が単純化さ、れ処理の高速化が
図れる利点がある。
第1図および第2図は本発明の一実施例を示す概略ブロ
ック図および詳細プロ・ツク図、第3図は処理の流れを
示す説明図である。 図中、5〜8はマスクMPU、9〜12はそれらの主記
憶部、13は共通インタフェース、14はサブMPU、
15はその主記憶部である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
ック図および詳細プロ・ツク図、第3図は処理の流れを
示す説明図である。 図中、5〜8はマスクMPU、9〜12はそれらの主記
憶部、13は共通インタフェース、14はサブMPU、
15はその主記憶部である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 複数台のマイクロブロモ・ノサと、各ブロモ・ノウ・に
所属する主記憶部と、画情報メモリを有する装置内のD
MA転送の割り込み制御方式におし)で、1台のマイク
ロプロセッサを画情報メモリ制御用のサブ・マイクロブ
ロモ・ノサに指定し、また残りの複数台のマイクロプロ
セッサをマスク・マイクロプロセッサに指定し、そして
該マスク・マイクロプロセッサとサブ・マイクロプロセ
ッサの間のDMA転送の割り込み要求は全て該マスク・
マイクロプロセッサ側から発行し、サブ・マイクロッ。 ロセソサはマスク・マイクロブロモ・ノサからのDMA
1iり込み要求を受けて動作するようにしたことを特徴
とする割り込み制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58220221A JPS60112172A (ja) | 1983-11-22 | 1983-11-22 | 割り込み制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58220221A JPS60112172A (ja) | 1983-11-22 | 1983-11-22 | 割り込み制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60112172A true JPS60112172A (ja) | 1985-06-18 |
Family
ID=16747771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58220221A Pending JPS60112172A (ja) | 1983-11-22 | 1983-11-22 | 割り込み制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60112172A (ja) |
-
1983
- 1983-11-22 JP JP58220221A patent/JPS60112172A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0160193B1 (ko) | 직접메모리접근 제어장치 | |
JPH09160861A (ja) | ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム | |
JP2550311B2 (ja) | 磁気デイスクの多重制御方式 | |
EP0811923B1 (en) | Bus access means for data processing apparatus | |
JPS60112172A (ja) | 割り込み制御方式 | |
JP3110024B2 (ja) | メモリ制御システム | |
JPH0348544B2 (ja) | ||
JPS59231639A (ja) | 端末インタ−フエ−ス装置 | |
JPH0820934B2 (ja) | ディスクキャッシュ制御方式 | |
JPH023216B2 (ja) | ||
JP2687716B2 (ja) | 情報処理装置 | |
JPH0570866B2 (ja) | ||
JP3043361B2 (ja) | 分散プロセッサ制御方式 | |
JPS6217877Y2 (ja) | ||
JP3028998B2 (ja) | Dma転送回路 | |
JP2859396B2 (ja) | データ処理システム | |
JPH01302448A (ja) | 情報処理装置 | |
JPS6411984B2 (ja) | ||
JPS61166666A (ja) | 情報処理システム | |
JPS61267850A (ja) | 共通バス制御方式 | |
JPH0113140B2 (ja) | ||
JPH01144151A (ja) | 情報処理装置 | |
JPH051502B2 (ja) | ||
JPH0424733B2 (ja) | ||
JPS63155351A (ja) | マルチプロセツサシステム |