JPS59181675A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （］、　）発明の技術分野 本発明は半導体装置に関する。特に、動作速度を速くし
た電界効果トランジスタに関する。

（２）技術の背景 電子親和力の相異なる２種の半導体を接合することによ
り形成されるテヘロ界面に沿って蓄積滞留する電子群（
以下二次元電子々スという。）を導電媒体として利用す
ることを基本的技術思想とし、この二次元電子ガスの電
子面濃度を電界効果をもって制御し、この電界効果を発
生する制御電極を挟んで設けられた１対の入・出力電極
間に」−記の二次元電子カスをもって構成され、そのイ
ンピーダンスが制御されるｉ電路を有する能動的半導体
装置かあり、高電子移動度トランジスタとＩｌｆばれる
。

この高電子移動度トランジスタを描成しうる半導体の組
み合わせとなりうる半導体の条件は、（イ）互いに格子
定数が近似していること、（ロ）電子親和力の差が大き
いこと、 （ハ）バンドギャップの差が大きいこと、であるから、
ガリウムヒ素（ＧａＡｓ）とアルミニウムカリウムヒ素
（ＡＩＧａＡｓ）の組み合わせをはしめ多数存在する。

上記の二次元電子カスは、上記のいづれの層によっても
拘束されず特に低温において不純物散乱の影響を受けに
くいので、移動度（ｇ）が非常に大きくなる特徴があり
、上記の高電子移動度トランジスタはその動作速度が速
いことが特徴である。

一方、半導体中を電荷が移動する速度は、電子または正
孔の移動度（川）と電界強度（Ｅ）との積によって規定
されることは周知である。

ところが、上記の高電子移動度トランジスタにおいては
、その動作速度が必ずしも上記のキャリヤ移動度（ル）
と電界強度（Ｅ）との積によって規定される動作速度が
実現されるとは限らないことが経験上知られている。

その理由は従来必ずしも明らかではないが、いづれにせ
よ、高電子移動度トランジスタにとって大きな欠点であ
る。

（３）従来技術と問題点 かかる欠点の解消された従来技術における高電子移動度
トランジスタとして、その概念的構成が第１図に示され
ているものが提案されている。図において、ｌは半絶縁
性カリウムヒ素（５ｌ−ＧａＡｓ）基盤であり、２はア
ンドープのカリウムヒ素（１−ＧａＡｓ）層であり、３
は禁止帯幅を比較的小さくしであるｎ型のアルミニウム
ガリウムヒ素（ｎ−ＡＩＧａＡｓ）層であり、４は禁止
帯幅を比較的大きくしであるｎ型のアルミニウムガリウ
ムヒ素（ｎ−ＡＩＧａＡｓ）層であり、５は禁止帯幅を
比較的大きくしであるアンドープのアルミニウムガリウ
ムヒ素（１−ＡＩＧａＡｓ）層である。、６は二次元電
子ガスであり、アンドープのガリウムヒ素（１−ＧａＡ
ｓ）層２とｎ型のアルミニウムガリウムヒ素（ｎ−Ａ　
ＩＧａＡｓ）層３とが直接接合している界面のみに発生
する。すなわち、この高電子移動度トランジスタの導電
路としては機能しにくい領域（ソース電極８の下部）に
は発生しない。

上記せる構造の高電子移動度トランジスタにわいては、
禁止帯幅が比較的大きくしであるｎ型のアルミニウムガ
リウムヒ素（ｎ−ＡＩＧａＡｓ）層４と禁止帯幅が比較
的小さくしであるｎ型のアルミニウムガリウムヒ素（ｎ
−ＡＩＧａＡｓ）層３との間に大きなエネルギーキャン
プが発生する。そのため、無電圧状！魚においてはソー
ス電極８と二次元電子ガス６とは分離されている。しか
し、ソース電極８とドレイン電極９との間に上記のエネ
ルギーキャップを超過する電圧が印加された場合、この
エネルギーキャップを越えてゲート電極７の下部領域に
電子が注入され、この注入された電子の速度は当初より
高速であり、この高速電子がこの高電子移動度トランジ
スタの動作をつかさどることになるので、非常に速い動
作速度が実現されることになる。しかし、このとき、も
し、禁止帯幅が比較的大きくされているアンドープのア
ルミニウムカリウムヒ素（１−ＡＩＧａＡｓ）層５が存
在しないと、ソース電極８下部のｎ型のアルミニウムガ
リウムヒ素（ｎ−Ａ　ＩＧａＡｓ）層４とアンドープの
ガリウムヒ素（１−ＧａＡｓ）層２どの界面にも二次元
電子ガスが発生することになり、ソース・トレイン間に
電圧が印加された場合、この二次元電子ガス層にも高速
電子が注入されることになる。上記せるとおり。

この領域の二次元電子ガスは導電路として機能せず高電
子移動度トランジスタの動作に寄与しないから、結果的
に高速電子の注入効率が低丁することになる。しかし、
上記せる従来技術における、改良された高電子移動度ト
ランジスタにあっては、ｎ型のアルミニウムガリウムヒ
素（ｎ−ＡＩＧａＡｓ）層４とアンドープのガリウムヒ
素（１−ＧａＡｓ）層２との間にアンドープのアルミニ
ウムガリウムヒ素（１−ＡＩＧａＡｓ）層が介在してい
るので、かかる欠点はなく、機能的には満足すべき特性
を発揮する。

しかし、上記の層構造を実現するためには、一旦、ｎ型
のアルミニウムガリウムヒ素（ｎ−ＡＩＧａＡｓ）層３
を形成した後、この層３をソース電極８下部領域から除
去して、更めて、禁止帯幅の大きなｎ型のアルミニウム
ガリウムヒ素（ｎ−Ａ　ＩＧａＡｓ）層４をアンドープ
のアルミニウムガリウムヒ素（１−ＡＩＧａＡｓ）層５
とともに形成することか必要であり、２回成長が前提と
されている。そのため、第２回成長の初期において往々
にして結晶欠陥が発生し、高電子移動度トランジスタの
特性を劣化しやすい欠点を有了る。そのため、このよう
な欠点をともなうことなく、しかも、上記技術の背景の
項において述べた欠点の解消された高電子移動度トラン
ジスタの開発が望まれていた′。

（４）発明の目的 本発明の目的はこの要請にこたえることにあり、動作速
度が更に向上している高電子移動度トランジスタを提供
することにある。

（５）発明の構成 本発明の構成は、大きな電子親和力を有する半導体例え
ばアンド−プのガリウムヒ素（ｉ−ＧａＡｓ）よりなる
層（チャンネル層）上に、ｎ型の不純物を含有し小さな
電子親和力を有する半導体例えばｎ型のアルミニウムガ
リウムヒ素（ｎ−Ａ　ＩＧａＡｓ）よりなる層（電子供
給層）が形成され、この電子供給層」−にゲート電極か
形成され、このゲート電極を挟む二つの領域の少なくと
も一方の領域において」二記の電子供給層の上にｐ型の
半導体例えばガリウムヒ素（ｐ−ＧａＡｓ）の薄層とｎ
型の半導体例えばガリウムヒ素（ｎ−ＧａＡｓ）の層と
が形成され、上記のゲート電極を挟んで、少なくともソ
ース電極は上記のｎ型の半導体層上に形成され、ドレイ
ン電極は上記のｎ型の半導体層または電子供給層」二に
形成されてなる半導体装置にある。

第２図を参照して、本発明の構成と動作原理につき更に
説明する。図において、■は半絶縁性ガリウムヒ素（５
ｌ−ＧａＡｓ）基板であり、２はアンドープのガリウム
ヒ素（１−ＧａＡｓ）層であり、チャンネル層を構成し
、３はｎ型のアルミニウムガリウムヒ素（ｎ−ＡＩＧａ
Ａｓ）層であり電子供給層を構成する。１０はｐ型のカ
リウムヒ素（ｐ−ＧａＡｓ）の薄層であり、１１はｎ型
のガリウムヒ素（ｎ−ＧａＡｓ）層である。６は二次元
電子ガスであり層１０．１１の存在しない領域において
のみ発生する・７・　８・　９・はそれぞれ、ゲート電
極、ソース電極、ドレイン電極である。

ｐ型のガリウムヒ素（ｐ−ＧａＡｓ）層１０に対接する
領域においては、ｎ型のアルミニウムガリウムヒ素（ｎ
−ＡＩＧａＡｓ）層３は空乏化しており、そのため、こ
の領域においてはｎ型のアルミニウムカリウムヒｇ　（
ｎ−ＡＩＧａＡｓ）層３中のビルトインポテンシャルが
大きくなり、結果的に、ｐ型のガリウムヒ素（ｐ−Ｇａ
Ａｓ）層１０に対接する領域には二次元電子ガスは発生
しない。

一方、ｐ型のガリウムヒ素（ｐ−ＧａＡｓ）層１０に対
接しない領域においては、ｎ型のアルミニウムガリウム
ヒ素（ｎ−Ａ　ＩＧａＡｓ）層３中には多数のｎ型のキ
ャリヤが存在し、ゲート電極７のショットキバリヤの影
響を受ける領域（ゲート電極７の下部領域）や自由表面
に対応する領域においてはビルトイン電圧は小さくなり
、この領域においては、熱・１１衡状態においても、二
次元電子ガス６か発生する。

しかし、この構造においては、ソース電極８と二次元電
子ガス６とは無電圧状態においては導通していない。

しかし、ｎ型のガリウムヒ素（ｎ−ＧａＡｓ）層１１と
二次元電子ガス６との間に存在する障壁電圧を越える電
圧をソース電極８とトレイン電極９との間に印加すると
、高速の電子が層１１から二次元電子ガス６中に供給さ
れる。そして、この高速電子が注入される領域はゲート
電極７の電界効果の及ぶ範囲にあるので、この高速電子
の流れがゲート電極７の電界効果によって制御されるこ
とになり、電界効果トランジスタとして機能することに
なる。

しかも、このトランジスタ動作は高速電子によってつか
さどられる故、トランジスタの動作速度は非常に速くな
る。

以」二要約するに、本発明に係る半導体装置は、従来技
術における高電子移動度トランジスタの少なくともソー
ス領域に、電子供給層中のビルトインポテンシャルを大
きくする機能を有する層（ｐ型の半導体薄層とｎ型の半
導体層）を設け、不必要な領域における二次元電子ガス
の発生を防止する効果と高速電子を発生する効果とを実
現して、効率よく高速電子を発生しこの高速電子をもっ
てトランジスタの高速動作を向」ニするものであり、し
かも、上記の改良された従来技術において必須であった
２回成長の必要を排除したものである。

（６）発明の実施例 以ド、図面を参照しつつ、本発明の〜実施例に係る半導
体装置について説明する。

第３図参照 ６８′０°Ｃ程度においてなすモレギュラービームエピ
タキシー法を使用して、４００ｇｍ程度の厚さの半絶縁
性ガリウムヒ素（ＳＩ　ＧａＡｓ）基盤１」二に、厚す
３，０００Ａ程度のアンドープのガリウムヒ素（１−Ｇ
ａＡｓ）層２と、厚さが５００Ａ程度であり１０　”’
／Ｃｍ”程度にｎ型の不純物（シリコン）を含むアルミ
ニウムガリウムヒ素（ｎ−Ａ　Ｉｏ、　３Ｇａｏ　、　
７Ａｓ）層３と、厚さか５ＯＡ程度であり１θ１９／Ｃ
ｍ３程度にｐ型の不純物（ベリリウム）を含むガリウム
ヒ素（ｐ−ＧａＡｓ）層ｌＯと、厚さが１，０００　Ａ
程度でありｔｏ　１８／Ｃ１ｎ”程度にｎ型不純物（シ
リコン）を含むカリウムヒ麦（ｎ−ＧａＡｓ）層１１と
を、つづけて形成する。

この状態においては二次元電子ガスは発生しない。

第４１多参照 フォトレジスト トリソグラフィー法を使用して素子形成領域以外からフ
ォトレジスト膜１２を除去してレジス］・マスクを形成
し、フンＭ系エツチング液を使用して、約２，ＯｎＯＡ
の深さにエツチングする。

第５図参照 使用ずみのフォＩ・レジスト１１１２を溶解除去した後
、あらためてフォトレジストｌ摸１３を全面に形成した
後、フォトリソグラフィー法を使用してソース・トレイ
ン領域からフォトレジスト膜１３を除去してレジストマ
スクを形成し、スパンタ法等を使用して金Φゲルマニウ
ム／金（　Ａｕ　ＩＩＧｅ／　Ａｕ）層１４の二重層１
４を形成した後レジスト膜１３を溶解除去してソース電
極８とトレイン電極９とを形成する。その後、４５０°
Ｃにおいて約１分間アロイ工程を実行して、ソース電極
８とドレイン電極９とを合金化する。

第６図参照 使用ずみのフォトレジスト膜１４を溶解除去した後，あ
らためてフォトレジスト膜１７を全面に形成した後、フ
ォトリソグラフィー法を使用してゲート領域からフォト
レジスト膜１７を除去してレジストマスクを形成し、二
塩化二フッ化炭素（ｃｃ１２Ｆ２）とヘリウム（　Ｈｅ
）との等量混合カスを反応物質と″してなすドライエツ
チング法を使用して、ゲート領域から、ｎ型カリウムヒ
素（　ｎ−ＧａＡｓ）層１１とｐ型ガリウムヒ素（　ｐ
−ＧａＡｓ）層１ｏとを除去してゲート領域に開口１８
を形成する。この時点で二次元電子カス６が発生する。

第７図参照 使用ずみのフォトレジスト膜１７を溶解除去した後、あ
らためてフォトレジスト膜１８を全面に形成した後、フ
ォトリングラフイー法を使用して開口１８からフォトレ
ジスト膜１８を除去し、アルミニウム（ＡＩ）膜２０を
ｅ，ｏｏｏＸ程度の厚さに全面に真空落込して形成した
後、フォトレジスト膜１９を溶解除去してゲート電極７
を形成する。

第８図参照 図は、上記の工程をもって完成した半導体装置の断面図
であり、ｐ型ガリウムヒ素（　ｐ−ＧａＡｓ）層１０の
存在により、この層１０と対接する領域においてはｎ型
のアルミニウムガリウムヒＺ　（ｎ−ＡＩ，３Ｇ　ａ　
ｏ　、　７Ａ　ｓ　）層３は空乏化しこの中のビルトイ
ンポテンシャルか大きくなっているので、二次元電子カ
ス６はゲート７と対接する領域のみに発生し、また、ｎ
型カリウムヒ素（　ｎ−ＧａＡｓ）層１１と二次元電子
カス６か存在するアンドープのガリウムヒ素（　ｉ−Ｇ
ａＡｓ）層２との間には大きに障壁電圧が存在し、ソー
ス電極８から二次元電子カス６を介してドレイン電極９
に至る経路（図に一点鎖線Ａをもって示す経路）のエネ
ルキーバンドダイヤグラムは第９図に示す如くなる。そ
のため、ｎ型カリウムヒ素（　ｎ−ＧａＡｓ）層１１と
ｐ型カリウムヒ素（ｐ−ＧａＡｓ）層１０との間の障壁
電圧を越える電圧かソース電極８とドレイン電極９との
間に印加され−は、二次元電子ガス６が　存在するアン
ドープのガリウムヒ素（　ｉ−ＧａＡｓ）層２中に高速
電子が供給される。そして、この高速型°子がゲー１−
　７によってひきおこされる電界効果によって制御され
，高速動作の電界効果トランジスタとして機能する。

」二記の工程においては二回成長の必要がないので、上
記の改良された従来技術に係る高電子移動度ト□ランジ
スタにおいて不可避であった結晶欠陥の問題は完全に解
消する。

（７）発明の効果 以−に説明せるとおり、本発明によれば、動作速度が更
に向上している高電子移動度トランジスタを提供するこ
とができる。

【図面の簡単な説明】

第１図は従来技術に係る高電子移動度トランジスタの概
念的構成図である。第２図は本発明に係る半導体装置の
概念的構成図である。第３乃至第７１４は本発明の一実
施例に係る高電子移動度トランジスタの主要製造工程完
了後の基板断面図であり、第８図はその完成状態の基板
断面図であり、第９図はそのソース、ドレイン間の経路
Ａに沿うエネルギーバンドタイヤグラムである。 １・・・半絶縁性カリウムヒ素基板、　　２・・・アン
トープカリウムヒ素層、　　３−・・ｎ型アルミニウム
ガリウムヒ素層、　　４・・・禁止帯幅の大きなｎ型ア
ルミニウムガリウムヒ素層、　　５・・Φアンドープの
アルミニウムカリウムヒ素層、６・・・二次元電子カス
、　　７・　中　φゲート電極、　　８−−−ソースｔ
ｔｔ極、　　９・・・ドレイン電極、　１０・・・ｐ型
カリウムヒ素層、　１１・φ＠ｎ型カリウムヒ素層、　
　１２、】３、】７、】８・拳・フォトレジスト膜、　
１４φ・・金・ゲルマニウム／金層、　１８・・・開口
、　２０・・ｅアルミニウ第９図

Claims (1)

【特許請求の範囲】
1. 大きな電子親和力を有する半導体よりなる層（チャンネ
   ル層）上に形成されｎ型の不純物を含イ〕し小さな電子
   親和力を有する半導体よりなる層（電子供給層）−Ｌに
   ゲート電極が形成され、該ゲート′セ極を挟む二つの領
   域の少なくとも一方の領域において前記電子供給層上に
   Ｐ型の半導体薄層とｎ型の半導体層とが重ねて形成され
   、前記ゲート電極を挟んで、少なくともソース電極は前
   記ｎ型の半導体層上に、また、ドレイン電極は前記ｎ型
   の半導体層上または前記電子供給層上に形成されてなる
   半導体装置。