JPS59180618A - 周辺装置のプログラム・ロ−デイング制御方式 - Google Patents
周辺装置のプログラム・ロ−デイング制御方式Info
- Publication number
- JPS59180618A JPS59180618A JP58055408A JP5540883A JPS59180618A JP S59180618 A JPS59180618 A JP S59180618A JP 58055408 A JP58055408 A JP 58055408A JP 5540883 A JP5540883 A JP 5540883A JP S59180618 A JPS59180618 A JP S59180618A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- program
- loading
- control
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ）発明の技術分野
本発明は周辺装置のプログラム・ローディング制御方式
、特に、周辺装置において構成要件解析プログラムを実
行し、その実行結果に基づいて中央処理装置が制御用テ
ーブルを含む周辺装置制御用プログラムを生成または選
択し、該周辺装置制御用プログラムをローディングする
制御を行う周辺装置の１０グラム・ローディング制御方
式に関するものである。
、特に、周辺装置において構成要件解析プログラムを実
行し、その実行結果に基づいて中央処理装置が制御用テ
ーブルを含む周辺装置制御用プログラムを生成または選
択し、該周辺装置制御用プログラムをローディングする
制御を行う周辺装置の１０グラム・ローディング制御方
式に関するものである。
（８１技術の背景と問題点
一般に大規模々データ処理システムにおいては、データ
処理を行う中央処理装置の負担を軽減するために、機能
の分散化が進み、特に周辺装置のインテリジェント化が
行われている。このような周辺装置内して、例えば通信
制御処理装置（ＯＯＰ）１があり、入出力制御処理装置
、磁気ディスク・パンク制御装置等においても考慮され
ている。
処理を行う中央処理装置の負担を軽減するために、機能
の分散化が進み、特に周辺装置のインテリジェント化が
行われている。このような周辺装置内して、例えば通信
制御処理装置（ＯＯＰ）１があり、入出力制御処理装置
、磁気ディスク・パンク制御装置等においても考慮され
ている。
これらの周辺装置内で動作する制御用のプログラムは、
簡単なものであれば、例えばＲＯＭに内蔵されるが、規
模が大きくなり、ＲＯＭで対処できない場合には、中央
処理装置から、いわゆるダウンラインＱローディング等
による制御用プログラムの供給が行われる。
簡単なものであれば、例えばＲＯＭに内蔵されるが、規
模が大きくなり、ＲＯＭで対処できない場合には、中央
処理装置から、いわゆるダウンラインＱローディング等
による制御用プログラムの供給が行われる。
ところで、これらの制御用プログラムは、同じ種類の周
辺装置でも、例えば内蔵するメモリサイズ、演算スピー
ド、各種オプション、配下に接続される入出力装置の種
類や台数等の、周辺装置の構成要件によって、その内容
が異なることになる。
辺装置でも、例えば内蔵するメモリサイズ、演算スピー
ド、各種オプション、配下に接続される入出力装置の種
類や台数等の、周辺装置の構成要件によって、その内容
が異なることになる。
従来、その構成要件に合致した制御用プログラムを生成
するためのジェネレーションは、例えばホストの中央処
理装置を利用して、人間が周辺装置の構成要件を予め調
べておた、その構成要件情報を１つ１つジェネレータに
与えるようにして行われていた。しかし、人間が構成要
件の情報を与える方式は、誤操作を招きやすく、また作
業が極めて大変であるという問題がある。
するためのジェネレーションは、例えばホストの中央処
理装置を利用して、人間が周辺装置の構成要件を予め調
べておた、その構成要件情報を１つ１つジェネレータに
与えるようにして行われていた。しかし、人間が構成要
件の情報を与える方式は、誤操作を招きやすく、また作
業が極めて大変であるという問題がある。
そこで、例えば、構成要件解析プログラムを作成し、こ
の構成要件解析プログラムを、対象となっている周辺装
置内で実行させて、自動的に当該周辺装置の構成要件情
報を抽出する方式が提案されている。第１図は、従来提
案されている方式の例を示す。
の構成要件解析プログラムを、対象となっている周辺装
置内で実行させて、自動的に当該周辺装置の構成要件情
報を抽出する方式が提案されている。第１図は、従来提
案されている方式の例を示す。
第１図において、ｌは周辺装置、２゛は中央処理装置（
０ＰＵ）、３はＲＯＭ、４は構成要件解析プログラム、
５はメモリ、６は構成テーブル、７はジェネレータ、８
は外部記憶装置、９は周辺装置制御゛用プログラムを表
わす。
０ＰＵ）、３はＲＯＭ、４は構成要件解析プログラム、
５はメモリ、６は構成テーブル、７はジェネレータ、８
は外部記憶装置、９は周辺装置制御゛用プログラムを表
わす。
周辺装置１の制御用プログラム９の生成、ローディング
に関しては、例えば以乍のように行われる。周辺装＃１
のＲＯＭ３には、予め構成要件解析プログラム４が格納
される。周辺装置１に電源が投入されると、ＲＯＭ３に
格納されている構成要件解析プログラム４が、メモリ５
へ転送され、実行処理される。構成要件解析プログラム
５は、実行制、御を得て、周辺装置１のハードウェア構
成やオプション等を調べ、データを集めて、構成テーブ
ル６を作成する。この構成テーブル６は、０ＰＵ２から
の几ＢＡＤコマンドによって、０ＰＵ２へ転送される。
に関しては、例えば以乍のように行われる。周辺装＃１
のＲＯＭ３には、予め構成要件解析プログラム４が格納
される。周辺装置１に電源が投入されると、ＲＯＭ３に
格納されている構成要件解析プログラム４が、メモリ５
へ転送され、実行処理される。構成要件解析プログラム
５は、実行制、御を得て、周辺装置１のハードウェア構
成やオプション等を調べ、データを集めて、構成テーブ
ル６を作成する。この構成テーブル６は、０ＰＵ２から
の几ＢＡＤコマンドによって、０ＰＵ２へ転送される。
ジェネレータ７は、転送された構成テーブルを参照し、
周辺装＠１の構成要件に合致した制御用・プログラム９
を生成して、磁気ディスク・パック等の外部記憶装ｆｉ
８に格納する。制御用プログラム９が生成された後（二
は、周辺装置１とＣ１Ｕ２との相互連絡によって、外部
記憶装置８に格納されている制御用プログラム９の読み
出しが行われ、周辺装置１のメモリ５へのダウンライン
・ローディングが行われる。ローディング後、周辺装置
１は、制御用プログラム９を実行して、０ＰＵＩからの
入出力要求等を処理するようにされる。
周辺装＠１の構成要件に合致した制御用・プログラム９
を生成して、磁気ディスク・パック等の外部記憶装ｆｉ
８に格納する。制御用プログラム９が生成された後（二
は、周辺装置１とＣ１Ｕ２との相互連絡によって、外部
記憶装置８に格納されている制御用プログラム９の読み
出しが行われ、周辺装置１のメモリ５へのダウンライン
・ローディングが行われる。ローディング後、周辺装置
１は、制御用プログラム９を実行して、０ＰＵＩからの
入出力要求等を処理するようにされる。
上記従来前えられている方式によれば、周辺装置ｌは、
構成要求解析プログラム４の格納場所として、ＲＯＭ３
を必要とする。整軸場所をＲＯＭ３とした場合、プログ
ラムの変更を藺草に行うことかで奏ないという問題があ
る。捷だ、同じような周辺装置１が複数台ある場合に、
構成要件解析プログラム４を共有することができず、各
々の周辺装置がＲＯＭ３を持たなければならない。構成
要件プログラム４は、周辺装置１の昼機能化に伴い規模
が大きくなシ、例えばｌｏＫＢ以上に及ぶＣとが予想さ
れる。そのため、コスト高になるという問題もある。
構成要求解析プログラム４の格納場所として、ＲＯＭ３
を必要とする。整軸場所をＲＯＭ３とした場合、プログ
ラムの変更を藺草に行うことかで奏ないという問題があ
る。捷だ、同じような周辺装置１が複数台ある場合に、
構成要件解析プログラム４を共有することができず、各
々の周辺装置がＲＯＭ３を持たなければならない。構成
要件プログラム４は、周辺装置１の昼機能化に伴い規模
が大きくなシ、例えばｌｏＫＢ以上に及ぶＣとが予想さ
れる。そのため、コスト高になるという問題もある。
（０）発明の目的と構成
本発明は、上記問題点の解決を図り、構成要件グログラ
ムの変更が容易で、柔軟性、汎用性があシ、ローコスト
化が可能な周辺装置のプログラム・ローディング制御方
式を提供することを目的としている。そのため、本発明
の周辺装置のプログラム・ローディング制御方式は、中
央処理装置と、該中央処理装置に接続される周辺装置と
をそなえているシステムであって、上記周辺装置はイニ
シャル・プログラム・ローディングのときに、上記中央
処理装置から周辺装置制御用プログラムのダウンライン
・ローディングを受け、該周辺装置制御用プログラムの
制御に従って上記中央処理装置からの入出力処理要求を
実行するシステムにおける周辺装置のプログラム・ロー
ディング制御方式において、上記中央処理装置は、上記
周辺装置の各種構成要件を解析する構成要件解析プログ
ラムと、該構成四件解析プログラムが上記周辺装置にお
いて実行されることにより生成される構成テーブルに基
づいて当該周辺装置に適した制御用テーブルを含む上記
周辺装置制御用プログラムを生成または選択する生成／
選択部とをそなえるととも（二、上記周辺装置は、ロー
ディング状態の状態遷移を管理するローディング・モー
ド・レジスタと、該ローディング倦モード・レジスタの
同各に従って上記中央処理＠置からの上記構成要件解析
プログラムのロード・実行および上記周辺装置制御用プ
ログラムのロード・実行を制御するローディング制御部
とをそなえ、上記構成要件解析プログラムによる上記周
辺装置における構成要件の解析結果に基づく上記周辺装
置制御用プログラムのローディングを行うようにしたこ
とを特徴としている。
ムの変更が容易で、柔軟性、汎用性があシ、ローコスト
化が可能な周辺装置のプログラム・ローディング制御方
式を提供することを目的としている。そのため、本発明
の周辺装置のプログラム・ローディング制御方式は、中
央処理装置と、該中央処理装置に接続される周辺装置と
をそなえているシステムであって、上記周辺装置はイニ
シャル・プログラム・ローディングのときに、上記中央
処理装置から周辺装置制御用プログラムのダウンライン
・ローディングを受け、該周辺装置制御用プログラムの
制御に従って上記中央処理装置からの入出力処理要求を
実行するシステムにおける周辺装置のプログラム・ロー
ディング制御方式において、上記中央処理装置は、上記
周辺装置の各種構成要件を解析する構成要件解析プログ
ラムと、該構成四件解析プログラムが上記周辺装置にお
いて実行されることにより生成される構成テーブルに基
づいて当該周辺装置に適した制御用テーブルを含む上記
周辺装置制御用プログラムを生成または選択する生成／
選択部とをそなえるととも（二、上記周辺装置は、ロー
ディング状態の状態遷移を管理するローディング・モー
ド・レジスタと、該ローディング倦モード・レジスタの
同各に従って上記中央処理＠置からの上記構成要件解析
プログラムのロード・実行および上記周辺装置制御用プ
ログラムのロード・実行を制御するローディング制御部
とをそなえ、上記構成要件解析プログラムによる上記周
辺装置における構成要件の解析結果に基づく上記周辺装
置制御用プログラムのローディングを行うようにしたこ
とを特徴としている。
以下図面を参照しつつ説明する。
（Ｄ＋発明の実施例
第２図は本発明の一実施例構成を示す。図中、符号１，
２．４ないし、９は第１図に対応し、１１は電源回路、
１３はローディング・モード−レジスタ（ＬＭＲ）、１
４はローディング制御回路、１５はＲＯＭ、１６はブー
トストラップ・プログラム（ＢＳＰ）、１７は演算処理
機構、１８はチャネル〜・インタフェース、１９は転送
制御部を表わす。
２．４ないし、９は第１図に対応し、１１は電源回路、
１３はローディング・モード−レジスタ（ＬＭＲ）、１
４はローディング制御回路、１５はＲＯＭ、１６はブー
トストラップ・プログラム（ＢＳＰ）、１７は演算処理
機構、１８はチャネル〜・インタフェース、１９は転送
制御部を表わす。
本発明の場合、周辺装置１の各種構成要件な解析する構
成要件解析プログラム４は、周辺装置１が予め持つよう
にするのではなく 、’ＣＰ Ｕ ２の外部記憶装置８
′等に用意される。周辺装置ｌｌは、几０Ｍｌ５にいわ
ゆるブートストラップ・プログラム（ＢＳＰ）１６のみ
を持つ。Ｂ８Ｐ１６は、周辺装置１が稼動を開始すると
き４二、演算処理機構１７が実行すべ六命令群をメモリ
５へ用意するための、最小機能を持つプログラムであっ
て、通常多くとも５１２ＢＮ度の命令エリアだけで構成
される。ローディング・モード・レジスタ（ＬＭＲ）】
３は１周辺装置１におけるメモリ５へのプログラム・ロ
ーディング状態を管理するためのレジスタであって、後
述する如く、メモリ５ヘローデイングされているプログ
ラムの種類（ニよって異なる値を持つようにされる。
成要件解析プログラム４は、周辺装置１が予め持つよう
にするのではなく 、’ＣＰ Ｕ ２の外部記憶装置８
′等に用意される。周辺装置ｌｌは、几０Ｍｌ５にいわ
ゆるブートストラップ・プログラム（ＢＳＰ）１６のみ
を持つ。Ｂ８Ｐ１６は、周辺装置１が稼動を開始すると
き４二、演算処理機構１７が実行すべ六命令群をメモリ
５へ用意するための、最小機能を持つプログラムであっ
て、通常多くとも５１２ＢＮ度の命令エリアだけで構成
される。ローディング・モード・レジスタ（ＬＭＲ）】
３は１周辺装置１におけるメモリ５へのプログラム・ロ
ーディング状態を管理するためのレジスタであって、後
述する如く、メモリ５ヘローデイングされているプログ
ラムの種類（ニよって異なる値を持つようにされる。
ローディング制御回路１４は、ＬＭ几１３を参照−更新
しつつ、後述する如く、メモリ５へのグログラムのロー
ティングを制御するものである。演算処理機構１７は、
図示省略した命令カラ／りの示すアドレスに従って、メ
モリ５から命令を逐次フェッチし、その命令（：よって
構成されるプログラムを実行処理するものである。チャ
ネル・インタフェース１８は、０ＰＵ２と周辺装置１と
のインタフェース回路であって、最終的に制御用プログ
ラム９がメモリ５ヘローデイングされるまでは、プログ
ラム・ローディングのためのデータ転送に用いられ、制
御用グログラム９がローディングされた後には、該制御
用プログラム９の実行制御のもとこ、入出力データ等の
転送（二用いられる。
しつつ、後述する如く、メモリ５へのグログラムのロー
ティングを制御するものである。演算処理機構１７は、
図示省略した命令カラ／りの示すアドレスに従って、メ
モリ５から命令を逐次フェッチし、その命令（：よって
構成されるプログラムを実行処理するものである。チャ
ネル・インタフェース１８は、０ＰＵ２と周辺装置１と
のインタフェース回路であって、最終的に制御用プログ
ラム９がメモリ５ヘローデイングされるまでは、プログ
ラム・ローディングのためのデータ転送に用いられ、制
御用グログラム９がローディングされた後には、該制御
用プログラム９の実行制御のもとこ、入出力データ等の
転送（二用いられる。
転送制御部１９は、周辺装置１４ｔ！ｌからの要求によ
り、構成要件解析プログラム４、または制御用 −プロ
グラム９等を、外部記憶装置８，８′から読み出し、周
辺装置１へ転送する制御を行うものである。また、周辺
装置ｌからの要求によ、ｊ）、ＲＥＡＤコマンドを発行
し、周辺装ｆｌｌから各種構成要件の情報が設定された
構成テーブル６を入力し、ジェネレータ７へ引き渡す。
り、構成要件解析プログラム４、または制御用 −プロ
グラム９等を、外部記憶装置８，８′から読み出し、周
辺装置１へ転送する制御を行うものである。また、周辺
装置ｌからの要求によ、ｊ）、ＲＥＡＤコマンドを発行
し、周辺装ｆｌｌから各種構成要件の情報が設定された
構成テーブル６を入力し、ジェネレータ７へ引き渡す。
ジェネレータ７は、受信した構成テーブル６の内容に従
って、周辺装置１が入出力の制御時に用いる制御用テー
ブル、制御用プログラム９を生成または選択し、外部記
憶装置８に格納するものである。
って、周辺装置１が入出力の制御時に用いる制御用テー
ブル、制御用プログラム９を生成または選択し、外部記
憶装置８に格納するものである。
例えば、周辺装置１に電源が投入されると、電源回路１
１からリセット信号が出力され、ＬＭＲ１３はＯに初期
設定される。ローディング制御回路１４は、ＬＭ几１３
が０になると、几０Ｍ１５からＢＳＰ１６を読み出し、
メモリ５の所定のアドレスへＢＳＰ１６を転送して、Ｂ
ＳＦ１６のスタートアドレスへ実行制御を渡す。その際
、ＬＭＲ１３の内容を０から１へ書き換える。な〉、命
令カウンタをＲＯＭ１５のアドレスに直接切り換えて、
Ｂ８Ｐ１６をＲＯＭ１５上で直接実行するようにしても
よい。
１からリセット信号が出力され、ＬＭＲ１３はＯに初期
設定される。ローディング制御回路１４は、ＬＭ几１３
が０になると、几０Ｍ１５からＢＳＰ１６を読み出し、
メモリ５の所定のアドレスへＢＳＰ１６を転送して、Ｂ
ＳＦ１６のスタートアドレスへ実行制御を渡す。その際
、ＬＭＲ１３の内容を０から１へ書き換える。な〉、命
令カウンタをＲＯＭ１５のアドレスに直接切り換えて、
Ｂ８Ｐ１６をＲＯＭ１５上で直接実行するようにしても
よい。
ＢＳＰ１６は、演算処理機構１７による処理によって、
ＣＰＵ２に対し、構成要件解析プログラム４のローディ
ング要求を行う。０ＰＵ２の転送制御部１９は、外部記
憶装置８′に予め用意された構成要件解析グログラム４
を読み出し、周辺装置１へ転送する。この構成要件解析
プログラム４は、チャネルインタフェース１８を経由し
て、メモリ５ヘローデイングされる。そして、構成要件
解析プログラム４のスタート・アドレスへ実行制御が渡
される。その際、ＬＭ几１３の値は２にされる。
ＣＰＵ２に対し、構成要件解析プログラム４のローディ
ング要求を行う。０ＰＵ２の転送制御部１９は、外部記
憶装置８′に予め用意された構成要件解析グログラム４
を読み出し、周辺装置１へ転送する。この構成要件解析
プログラム４は、チャネルインタフェース１８を経由し
て、メモリ５ヘローデイングされる。そして、構成要件
解析プログラム４のスタート・アドレスへ実行制御が渡
される。その際、ＬＭ几１３の値は２にされる。
構成要件解析プログラム４は、予め定められた解析手順
に従って、周辺装置１のメモリサイズ、演算スピード、
オプション等の構成要件を調べる。
に従って、周辺装置１のメモリサイズ、演算スピード、
オプション等の構成要件を調べる。
例えば、メモリサイズを調べる場合、メモリサイズの情
報が格納された外部レジスタを、いわゆるＩＮＰＵＴ命
令により読み取るとか、実際！二〇番地からアドレスを
インクリメントしつつアクセスし、アドレス呻エラーに
よって、メモリサイズの上限を検知するようにされる。
報が格納された外部レジスタを、いわゆるＩＮＰＵＴ命
令により読み取るとか、実際！二〇番地からアドレスを
インクリメントしつつアクセスし、アドレス呻エラーに
よって、メモリサイズの上限を検知するようにされる。
演算スピードは、命令の実行数によって、処理のタイミ
ングをとる場合等（二重要となる。演算スピードは、例
えば所定の絶対時間内に何ステップの命令が実行される
かを調べることによって、チェックされる。もし、周辺
装置１が、ＣＯＰであれば回線走査機構を有している。
ングをとる場合等（二重要となる。演算スピードは、例
えば所定の絶対時間内に何ステップの命令が実行される
かを調べることによって、チェックされる。もし、周辺
装置１が、ＣＯＰであれば回線走査機構を有している。
何個の回１飯走査機構を有しているかは、例えばＩＮＰ
ＵＴ１０ＵＴＰＵＴ命令を発行し、ｌＮ０ＵＴチエツク
・エラーの応答をみることによって、認知でき、実装状
態を把握することができる。以上のように構成要件解析
プログラム４は、レジスタの読み取りや各種診断によっ
て、周辺装置］の構成要件を解析し、所定のフォーマッ
トでもって、解析結果をもとに構成テーブル６を作成す
る。
ＵＴ１０ＵＴＰＵＴ命令を発行し、ｌＮ０ＵＴチエツク
・エラーの応答をみることによって、認知でき、実装状
態を把握することができる。以上のように構成要件解析
プログラム４は、レジスタの読み取りや各種診断によっ
て、周辺装置］の構成要件を解析し、所定のフォーマッ
トでもって、解析結果をもとに構成テーブル６を作成す
る。
構成テーブル６が完成したならば、０ＰＵ２へ割込みを
、起し、ＲＥ Ａ、 Ｄコマンドを要求する。そして、
転送制御部１９からのＲＥＡＤコマンドの発行によって
、チャネル・インタフェース１８を経由して、構成テー
ブル６を０ＰＵ２へ転送する。この構成テーブル６は、
転送制御部１９からジェネレータ７へ渡され、ジェネレ
ータ７は、構成テーブル７を参照して、制御用プログラ
ム９を生成または選択する。このジェネレータ７の処理
は、例えば条件アセンブルのパラメータに、構成テーブ
ル６の内容を利用する等して、従来と同様に行われると
考えてよい。制御用プログラム９が外部記憶装置８に用
意されたならば、転送制御部１９は、ＷＲＩＴＥコマン
ドにより、匍Ｊ御用プログラム９を、周辺装置１に転送
する。周辺装置１はＷＲＩＴＥコマンドのデータとして
制御用プログラム９を受は取ったならば、そのデータを
メモリ５へ順次設定し、すべて設定し終えた後にＬＭＲ
１３の内容を３にして、メモリ５の制御用プログラム９
のスタート・アドレスに実行制御を渡す。以後、この制
御用プログラム９による制御によって、０ＰＵ２からの
入出力要求が処理されること（二なる。
、起し、ＲＥ Ａ、 Ｄコマンドを要求する。そして、
転送制御部１９からのＲＥＡＤコマンドの発行によって
、チャネル・インタフェース１８を経由して、構成テー
ブル６を０ＰＵ２へ転送する。この構成テーブル６は、
転送制御部１９からジェネレータ７へ渡され、ジェネレ
ータ７は、構成テーブル７を参照して、制御用プログラ
ム９を生成または選択する。このジェネレータ７の処理
は、例えば条件アセンブルのパラメータに、構成テーブ
ル６の内容を利用する等して、従来と同様に行われると
考えてよい。制御用プログラム９が外部記憶装置８に用
意されたならば、転送制御部１９は、ＷＲＩＴＥコマン
ドにより、匍Ｊ御用プログラム９を、周辺装置１に転送
する。周辺装置１はＷＲＩＴＥコマンドのデータとして
制御用プログラム９を受は取ったならば、そのデータを
メモリ５へ順次設定し、すべて設定し終えた後にＬＭＲ
１３の内容を３にして、メモリ５の制御用プログラム９
のスタート・アドレスに実行制御を渡す。以後、この制
御用プログラム９による制御によって、０ＰＵ２からの
入出力要求が処理されること（二なる。
上記ローディングの制御を行うローディング制御回路１
４は、例えばマイクロ−プログラムによるファームウェ
アによって実現されるが、マイクロ・プログラムによる
実現手段為については、周知であるので、細部の説明は
省略する。周辺装置１は、例えばＯＯＰ ｆ：限らず、
ＯＰ ［、Ｔ ２からの）。
４は、例えばマイクロ−プログラムによるファームウェ
アによって実現されるが、マイクロ・プログラムによる
実現手段為については、周知であるので、細部の説明は
省略する。周辺装置１は、例えばＯＯＰ ｆ：限らず、
ＯＰ ［、Ｔ ２からの）。
ログラムのローディングによつ℃°、プログラムを内蔵
メモリに用意し、実行する装置であれば、同様に本発明
を適用することがでへることは、言うまでもない。
メモリに用意し、実行する装置であれば、同様に本発明
を適用することがでへることは、言うまでもない。
（Ｅ）発明の詳細
な説明した如く、本発明Ｃ二よれば、構成要件解析プロ
グラムを、ＯＰＵの外部記憶装置上で管理できるので、
プログラムの変更−管理が容易になる。構成要件解析プ
ログラムを複数の周辺装置で共有することができ、構成
要件解析プログラムが格納されたＰ几ＯＭ等を各周辺装
置毎に用意する必要がなくなる。また、ＦＲＯＭの容量
等によるプログラムサイズに対する制限を気にする必要
がなくなる。さらに、ローディング遷移状態をローディ
ング・モード・レジスタにより把握できるため、保守が
容易（二なる。
グラムを、ＯＰＵの外部記憶装置上で管理できるので、
プログラムの変更−管理が容易になる。構成要件解析プ
ログラムを複数の周辺装置で共有することができ、構成
要件解析プログラムが格納されたＰ几ＯＭ等を各周辺装
置毎に用意する必要がなくなる。また、ＦＲＯＭの容量
等によるプログラムサイズに対する制限を気にする必要
がなくなる。さらに、ローディング遷移状態をローディ
ング・モード・レジスタにより把握できるため、保守が
容易（二なる。
第１図は従来提案されている方式の例、第２図は本発明
の一実施例構成を示す。 図中、ｌは周辺装置、２はＣＰＵ、４は構成要件解析プ
ログラム、５はメモリ、１３はローディｙｙ・モード・
レジスタ、１４はローディング制御回路を表わす。 特許出願人 富士通株式会社
の一実施例構成を示す。 図中、ｌは周辺装置、２はＣＰＵ、４は構成要件解析プ
ログラム、５はメモリ、１３はローディｙｙ・モード・
レジスタ、１４はローディング制御回路を表わす。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 中央処理装置と、該中央処理装置に接続される＼ 周辺装置とをそなえているシステムであって、上記周辺
装置はイニシャル・プログラム・ローティングのときに
、上記中央処理装置から周辺装置制御用プログラムのダ
ウンラインｅローディングを受け、該周辺装置制御用プ
ログラムの制御に従って上記中央処理装置からの人出方
処理要求を実行するシステムにおける周辺装置のプログ
ラム・ローディング制御方式において、上記中央処理装
置は、上記周辺装置の各種構成要件を解析する構成要件
解析グログラムと、該構成要件解析プログラムが上記周
辺装置において実行されることにより生成される構成テ
ーブルに基づいて当該周辺装置に適した制御用テーブル
を含む上記周辺装置制御用プログラムを生成または選択
する生成／選択部とをそなえるとともに、上記周辺装置
は、ローディング状態の状態遷移を管理するローディン
グ・モード・レジスタと、該ローディング骨モード・レ
ジスタの内容に従って上記中央処理装置からの上記構成
要件解析プログラムのロード・実行および上記周辺装置
制御用プログラムのロード・実行を制御するローディン
グ制御部とをそなえ、上記構成要件解析プログラムによ
る上記周辺装置における構成要件の解析結果に基づく上
記周辺装置制御用プログラムのローディングを行うよう
にしたことを特徴とする周辺装置のプログラム・ローデ
ィング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055408A JPS59180618A (ja) | 1983-03-31 | 1983-03-31 | 周辺装置のプログラム・ロ−デイング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055408A JPS59180618A (ja) | 1983-03-31 | 1983-03-31 | 周辺装置のプログラム・ロ−デイング制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59180618A true JPS59180618A (ja) | 1984-10-13 |
Family
ID=12997719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055408A Pending JPS59180618A (ja) | 1983-03-31 | 1983-03-31 | 周辺装置のプログラム・ロ−デイング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180618A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221851A (ja) * | 1985-03-12 | 1986-10-02 | Fujitsu Ltd | システム制御装置のプログラムロ−ド方式 |
| JPS6225329A (ja) * | 1985-07-25 | 1987-02-03 | Fujitsu Ltd | 制御プログラム生成制御方式 |
| JPS63124159A (ja) * | 1986-11-14 | 1988-05-27 | Hitachi Ltd | イニシヤルプログラムロ−ド方式 |
| JPS63163534A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 実行形式プログラムの自動生成装置 |
| JPH0281248A (ja) * | 1988-09-06 | 1990-03-22 | Digital Equip Corp <Dec> | 遠隔ブート |
-
1983
- 1983-03-31 JP JP58055408A patent/JPS59180618A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221851A (ja) * | 1985-03-12 | 1986-10-02 | Fujitsu Ltd | システム制御装置のプログラムロ−ド方式 |
| JPH0364896B2 (ja) * | 1985-03-12 | 1991-10-08 | Fujitsu Ltd | |
| JPS6225329A (ja) * | 1985-07-25 | 1987-02-03 | Fujitsu Ltd | 制御プログラム生成制御方式 |
| JPS63124159A (ja) * | 1986-11-14 | 1988-05-27 | Hitachi Ltd | イニシヤルプログラムロ−ド方式 |
| JPS63163534A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 実行形式プログラムの自動生成装置 |
| JPH0281248A (ja) * | 1988-09-06 | 1990-03-22 | Digital Equip Corp <Dec> | 遠隔ブート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6040067B2 (ja) | 分散制御型多重処理システム | |
| JPS61272833A (ja) | デ−タ処理装置 | |
| US4729091A (en) | Directing storage requests prior to address comparator initialization with a reference address range | |
| JPS59180618A (ja) | 周辺装置のプログラム・ロ−デイング制御方式 | |
| US6184904B1 (en) | Central processing unit for a process control system | |
| EP0369934A2 (en) | User-configurable setups in non-volatile storage | |
| US5173903A (en) | Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store | |
| KR930006516B1 (ko) | 데이타 처리시스템 | |
| JPS6266336A (ja) | Ｖｍモ−ド変更装置 | |
| JP2672599B2 (ja) | コンピュータシステム | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPS6053903B2 (ja) | マルチプロセツサ・システム | |
| JP3087477B2 (ja) | コンピュータシステム | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JP2707308B2 (ja) | 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム | |
| JPH03136143A (ja) | インサーキットエミュレータ | |
| JPH02183330A (ja) | データ処理装置 | |
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JPH10222361A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JPH0754470B2 (ja) | 仮想計算機システムの制御方法 | |
| JPH0587856B2 (ja) | ||
| JPH05204676A (ja) | メモリ予約機能を有する計算機装置 | |
| JPH0581336A (ja) | データベース演算処理装置 | |
| JPH04253227A (ja) | 仮想計算機システム | |
| JPS6258337A (ja) | 情報処理装置 |