JPS59177591A - 表示修飾制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、表示装置に付加して棟々のアトリビュート機
能をもたせ、表示修飾を行う表示修飾制御装置に関する
。

〔発明の技術的背景〕

第１図は従来この種の表示修飾制御装置の回路例を示し
た構成図である。この図はＣＲＴに表示する場合を示し
ている。ＣＲＴ表示回路の制御データを転送するＣＰＵ
バス１にＣＲＴ表示タイミングを制御するＣＲＴコント
ロールＬＳＩ２が接続されている。このＣＲＴコントロ
ールＬＳＩ　２から出力されるＣＲＴ表示アドレス３は
マルチブレフサ（ＭＵＸ　）４に入力され、ことで選択
されてＣＲＴ表示用リフレッシュメモリ（ＲＥＦメモリ
）５またはアトリビュートメモリ６へ入力され−る。同
様に、ＣＰＵバス１からＣＰＵアドレス７がマルチプレ
クサ４に入力され、ここで選択されてＲＥＦメモリ５ま
たはアトリビュートメモリ６へ入力される。なお、ＣＰ
Ｕアドレス７はＲＥＦメモリ５またはアトリビュートメ
モリ６を図示されないＣＰＵがアクセス（す−ド、ライ
ト）する時に使用される。ＲＥＦメモリ５から読み出さ
れた表示データコードはキキラククノエネレータ８に入
力される。このキャラクタノエネレータ８は、ＣＲＴ表
示用のドツトマトリックスデータを内蔵しており、ＲＥ
Ｆメモリ５からの表示データコードおよびＣＲＴコント
ロールＬＳＩ２から出力されるＣＲＴ表示スライドアド
レス９に従ってＣＲＴ表示用ドツトデータをシフトレジ
スタ１０に出力する。このシフトレジ２夕１０は、入力
されたノクラレルドットデータをシリアルドツトデータ
に変換してＥＸ−ＯＲケ゛−１（Ｇｘ）ｘｘに入力す′
る。

アトリビュートメモリ６に入力されるＣＲＴ表示アドレ
ス３およびＣＲＴ表示スライスアドレス９から該メモリ
に格納されているアトリビュートコントロールデータが
読み出される。このアトリビュートコントロールデー夕
はＣＲ，Ｔ表示用ト”：、／　）データとのスギューを
調整するため、ア）　ｌ）ビュートレジスタ（ＲＥＧ）
１２にセットされる。アトリビュートレジスタ１２から
出力される反転コントロール信号１３はＥＸ−ＯＲゲー
ト１１に入力され、シフトレジスタ１０から入力される
シリアルドツトデータは反転コントロール信号１３が“
１″の場合に極性が反転される。ＥＸ−ＯＲ’ｌ”−ト
１１からのシリアルドツトデータ、アトリビュートレジ
スタ６から９プリンタコントロ一ル信号１５およびタイ
ミングコントロール回路１６が出力するブリンクタイミ
ング信号１７はデート回路１４に入力され、シリアルド
ツト、データはブリンクコントロール信号１５とブリン
クタイミング信号１７が共に“１″の場合に極性が反転
されるビデオ信号となる。なお、クロックツエネレータ
１８により表示用基本クロックが作成され、ＣＲＴコン
トロールＬＳＩ２およびタイミングコントロール回路１
６に入力されている。

このように従来の表示修飾制御装置では、シフトレジス
タ１０から出力されるＣＲ１表示用シリアルドツトデー
タがアトリビュート制御されてビデオ信号としてダート
１４から図示されてないＣＲＴモニタへ出力される。即
ち、ＣＲ１表示用シリアルドツトデータはＥＸ−ＯＲダ
ート１１およびケ゛−ト１４にて、アトリビュートレジ
スタ（ＲＥＧ）１２からの反転コントロール信号１３お
よびブリンクコントロール信号１５が付加されることに
よｆｉｃＲＴ表示画面の反転およびブリンクを容易に行
なうことができる。

〔背景技術の問題点〕

しかし、最近の表示装置は、豊富なアトリビュート機能
が要求されるようになり、上記反転、ブリンクに加えて
アンダライン、オーバライン、カラムセパレータ、静表
示、高輝度、罫線表示等のアトリビュート機能等が要求
されるようになった。

ところが、上記第１図に示した従来の表示修飾制御装置
では上記のような豊富なアトリビュート機能を制御する
ことができないか、成るいは上記のような回路の延長線
上でこれを行うとすると制御回路が大賀複雑になるとい
う欠点があった。

〔発明の目的〕

本発明の目的は、上記の欠点に鑑み、簡単な回路構成に
て、反転、ブリンク、アンダーライン、カラムセパレー
タ、罫線表示等の多種類のアトリビュート機能を有する
表示修飾制御装置を提供することにある。

〔発明の概要〕

本発明はアトリビュート情報を記憶する記憶部を具備し
、このアトリビュート情報に従って表示修飾を行う表示
装置において、表示される第１のパラレルドツトバタン
データを出力する回路と、前記アトリビュート情報記憶
部から読み出されたアトリビュート情報の内、ドツト・
９タンデータを付加するだめの第１のアトリビュート情
報を受け、この第１のアトリビュート情報に対応する第
２の・ぐラレルドット・臂タンデータを発生する手段と
、前記第１のパラレルドツトバタンデータと第２の・モ
ラレルドットバタンデータとの論理和をとる回路と、こ
の論理和をとる回路によシ得られた・やうレルドットバ
タンデータをシリアルガータに変換する回路と、前記ア
トｌ）ビュート情報記憶部がら障み出されたアトリビュ
ート情報の内、前記変換回路よシ得られたシリアルガー
タの表示制御を行うための第２のアトリビュート情報を
受け、前記シリアルデータに対し指定された制御を行う
回路とから構成されることを特徴とした表示修飾制御装
置である。

特に、本発明はアトリビュート情報を、ドツトバタンデ
ータを付加するだめの第１のアトリビュート情報と、シ
リアルデータの表示制御を行うための第２のアトリビュ
ート情報とに分け、それぞれ別々に表示制御を行う手段
を設けたことを特徴とする。

し発明の実施例〕 以下本発明の表示修飾制御装置の一実施例を従来例と同
回路は同符号を用いて図面に従って説明する。第２図は
本発明の表示修飾制御回路の一実施例を示した構成図で
ある。ＣＰＵパス１にＣＲＴコントロールＬＳＩ２が接
続され、このＣＲＴコントロールＬＳＩ２が出力するＣ
ＲＴ表示アドレス３はマルチプレクサ（Ｍ、ＵＸ）４に
入力されている。ＣＲＴ表示アドレス３ばＭＵＸ４で選
択されＣＲＴ表示用リフレッシュ（ＲＥＦ）メモリ５、
アトリビュートメモリ６へ入力される。また、ＭＵＸ４
にはＣＰＵパス１からＣＰＵアドレス７が入力され、と
のＣＰＵアドレス７はここで選択されてＲＥＦメモリ５
、アトリビュートメモリ６へ入力される。

ＲＫＦメモリ５が出力するＣＲＴ表示データコードはキ
ャラクタ−ジェネレータ８に入力され、キャラクタ・ジ
ェネレータ８はＣＲＴコントロールＬＳＩ２から入力さ
れるＣＲＴ表示スライスアドレス９とＣＲＴ表示データ
コードとから１スライス分の文字表示ドツトデータを発
生し、これをオアダート１９に出力する。アトリビュー
トメモリ６は格納されているア）　ＩＪビュートデータ
の１部を第１のアトリビュートコントロール手段（以下
第１のアトリビュートコントロールＲＯＭと称す）２０
に出力すると共に、残υのアトリビュートデイ 一夕を第２のアトリビュートコントロール手段（以下第
２のアトリビュートコントロールＲＯＭと称す）２１に
出力する。第１のアトリビュートコントロールＲｏＭ２
ｏＫｕｃ　ＲＴｆｉ示スライスライスアドレス９され、
オアヶゝ−ト１９に第１のアトリビュートコントロール
信号を出力する。第２めアトリビュートコントロールＲ
ＯＭ２１には同様にＣＲＴ表示スライスアドレス９が入
力され、ＶＤＣＯ、ＶＤＣＩ　、ＨＩＢＲＴの第２のア
トリビュートコントロール信号がアトリビュートデータ
（ＲＥＧ）１２に出゛力される。オアゲート１９から出
力される。パラレルドツトデータはシフト’ｖ）スタ１
０に入力され、ここでシリアル−ドツトデータに変換さ
れてセレクタ（ＳＥＬ）２２に入力される。このセレク
タ２２にはレジスタ１２からＲＶＤＣ□　、ＲＶＤＣｌ
　、ＲＨＩＤＲＴ信号が入力され、ビデオ信号２３およ
び高輝度信号２４を図示されないＣＲＴモニタへ出力す
る。クロックシエネレータ１８はクロック信号を発生し
、こツクロック信号がＣＲＴコントロールＬＳＩ２、シ
フトレゾスフ１０、レジスタ１２に入力されておシ、ま
た、ブリンクタイミング２５が第２のアトリビュートコ
ントロールＲＯＭ２１に入力されている。

次に本実施例の動作の要部について説明する。

ア）　Ｉ）ビュートメモリ６にはＲＥＦメモリ５内の表
示データに１対１に対応した第３図に示すようなアトリ
ビュートデータが記憶されている。即ちビット０にはプ
リンク、ビットエには反転、ビット２にはアンダーライ
ン、ビット３には高輝度、ビット４にはカラムセパレー
タ、ビット５にはオーバーライン、ビット６にはパーテ
ィカルライン、ビット７には非表示が記憶されている。

このような構成−をもってアトリビュートメモリ６に格
納されたアトリビュートデータは、ＭＵＸ４を介′して
送られるＣＲＴ衣示アドレス３によりアクセスされ、ア
トリビュートメモリ６よシ出力される。アトリビュート
メモリ６より読み出されたアトリビュートデータの内、
ビット２のアンダーラインアトリビュート情報、ホ、ッ
ト４のカラムセパレータアトリビュート情報、ビット５
のオーバーラインアトリビュートイＷ報、ビット６のパ
ーティカルライ／アトリビュート情報はアトリビュート
コントロールＲＯＭ２０にアドレス情報の１部として供
給される。アトリビュートコントロールＲＯＭ２０はキ
ャラクタジェネレータと同様の構成を有し、保持する・
臂ターンとしては第４図のラインドツトパターンＡ、Ｃ
，Ｄ、Ｅが各々組み合わされｆ？：、パターン（１５個
の）やターンがある）である。この内の１つが前記ビッ
ト２、ビット４、ビット５、ビット６の情報によシ選択
される。更に、アトリビュートコントロールＲＯＭ２０
に入力されるＣＲＴ表示スライスアドレス９によシ、選
択されたパターンの１スライス分のドツトバタンデータ
がＯＲダート１９に出力される。なお、第４図において
、図中左側に記載されているＯ〜１３はＣＲＴ表示スラ
イヌアドレス９を示し、符号Ａはオーバーライン、符号
Ｂは文字表示領域、符号Ｃはアンダーライン、符号りは
パーティカルライン、符号Ｅはカラムセパレータをそれ
ぞれ示している。このような第１のアトリビュート用ド
ントデータはオアダートエ９によシキャラクタノエネレ
ータ８からの文字表示ドツトデータと＠地利がとられシ
フトレジスタ１０に入力される。即ち、文字表示ドツト
データにアトリビュー　ト用ドツトデータを重ね合わせ
ることにより、パーティカルライン、オーバーライン、
カラムセパレータ、アンダーラインを表示する・臂うレ
ルドットデータが作成される。

一方、ｌ）のアトリビュートデータ内のビット７の非表
示、ビット３め高輝度、ビット１の反転、ピッ斗０のブ
リンクの４ビツトは、第２のアトリビュートコントロー
ルＲＯＭ２１に入力される。

アトリビュートコントロールＲＯＭ　２１１ｄ、　、各
記憶位置にＶＤｃＯ・、ＶＤＣ１，ＨＩ　ＢＲＴの情報
の組み合わされたゾーンを保持している・このデータの
１つが前記４ビツトのアトリビュート情報、及び、ＣＲ
Ｔ吹示スライスアドレス９によ、シ選択される。即ち第
２のアトリビュートコントロールＲＯＭ２１はこれらア
トリビュートデータ４ビツトとＣＲＴ表示スライスアド
レス９とから下記に示すＶＤＣＯ、ＶＤＣＩ　、ＨＩ　
ＢＲＴ（７）３個の第２のアトリビュートコント“ロー
ル伯°号を出力する。

夷 これら３個の第２のアトリビュートコントロール信号は
、シリアルドツトデータとのスキ：Ｌ−を調整するため
に、一旦、アトリビュートレジスタ１２にセットされた
後セレクタ２２に出力されるＬＶＤＣＯはビデオデータ
コントロール０信号を示Ｌ、ＶＤＣｌ、はビデオデータ
コントロール信号１を示している。ＶＤＣＯｌ及びＶＤ
ＣＩによシ反転、非表示、プリンクの表示制御が可能と
なる。

また、ＨＩ’ＢＲＴは高輝度コントロール偏倚を示す。

ｉｆ　Ｉ　Ｂ　ＲＴによｐ高輝度表示制御が可能となる
。セレクタ２２は、シフトレジスター０からのシリアル
ドツトデータの状態によシ、アトリビュートレジスター
２からの第２のアトリビュートコントロール信号を選択
、してビデオ信号に２３および高輝度信号２４を発生さ
せる。第１表はセレクタ２２よ」ビデオ信号２３が作成
される状態を示ず表である。

９１４− 本実施例によれば、アトリビュートデータの中で為パー
アイカルライ／、オーバーライン、カラムセパレータ、
アンダーラインの４ビツトを第１のアトリビュートコン
トロールＲＯ１Ｖ［２０にて第１のアトリビュートコン
トロール信号に変換する。

そして、この信月をキャラクタジェネレータからの文字
表示ドツト信号に東ね合わせてアトリビュート表示が重
なったシリアルドツトデータとすることで、アトリビュ
ート表示を可能と、する。一方、アトリビュートデータ
の中で可ト茨示、高輝度、反転、ブリンクの４ビツトは
、第２のアトリビュートコントロールＲＯＭ２１にて３
個の第２のアトリビュートコントロール信号に変換され
る。セレクタ２２が同時に入力される前記シリアルドツ
トデータの状態によってこ、れら３個のアトリビュート
コントロール信号を選択じで、ビデオ信号２３および高
輝度信号２４を発生し、アトリビュート表示を可能とす
る。従って、簡単な構成にてパーティカルライン、オー
バーライン、カラムセパレータ、アンダーライン、什表
示、高輝度、反転、ン１ノンク等の多種類のア）　ＩＪ
ビュート表示をすることができる。

なお、上記実施例では表示装置としてＣＲＴを用いるも
のについて述べてきたが、本発明は表示装置として液晶
などを利用するものにも適用することができる。また、
実施例では、コードリフレッシュ型のリフレッシュメモ
リを採用し、キャラクタジェネレータ８を具備した構成
としたが、これらを、グラフイツクタイグのもの（・９
ターンリフレツシユ型のメモリを有する構成）に変更し
てもかまわない。

〔発明の効果〕

以上記述、した如く本発明の表示修飾制御装置によれば
、アトリビュート情報を、ドツト・ぞターンデータを付
加するための第１のアトリビュート情報と、シリアルデ
ータの表示制御を行う第２のアトリビュート情報とに分
け、それぞれ別々に表示されるパターンデータに対し表
示修飾制御を行うため、簡単な構成にて、多種類のアト
リビュート表示をなし得る効果がある。

【図面の簡単な説明】

第１図は従来の表示修飾制御装置の回路例を示した構成
図、第３図は本発明の表示修飾制御装置の一実施例を示
した構成図、第３図は第２図に示したリフレッシュメモ
リ５に記憶されでいるアトリビュートデータ例を示した
図、第４図は第２図に示した第１のアトリビュートコン
トロールＲＯＭ２０が出力するアトリビュート用ドツト
バタンデータ例を示した図である。 ２・・・ＣＲＴコントロールＬＳ１．．５−ＩＪフレッ
シュメモリ、６・・・アトリビュートメモリ、８・・・
キャラクタジェネレータ、１ｏ・・・シフトレジスタ、
１２・・・アトリビュートデータ、１９・・・オアゲー
ト、２０・・・第１のアトリビュートコントロール手段
、２１・・・第２のアトリビュートコントロール手段、
２２・・・セレクタ。 代理人弁理士　則　近　憲　佑（ほか１名）９１５ −９１６− 第３図 。８１表才　　　第４図

Claims (1)

【特許請求の範囲】
1. アトリビュート情報を記憶する記憶部を具備し、このア
   トリビュート情報に従って表示修飾を行う表示装置にお
   いて、表示される第１のパラレルドツトバタンデータを
   出力する回路と、前記アトリビュート情報記憶部から読
   み出されたアトリビュート情報の内、ドツトパターンデ
   ータを付加するだめの第１のア）　ＩＪビュート情報を
   受け、この第１のアトリビュート情報に対応する第２の
   パラレルドラ）／９タンデータを発生する手段と、前記
   第１のパラレルドツトバタンデータと第２のパラレルド
   ツトバタンデータとの論理和をとる回路と、この論理和
   をとる回路圧より得られたパラレルドツトバタンデータ
   をシリアルデータに変換する回路と、前記ア）　ＩＪビ
   ュート情報記憶部から読み出されたアトリビュート情報
   の内、前記変換回路より得られたシリアルデータの表示
   制御を行うための第２のアトリビュート情報を受け、前
   記シリアルデータに対し指定された制御を行う回路とか
   ら構成されることを特徴とした表示修飾制御装置。