JPS59175153A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS59175153A JPS59175153A JP58048216A JP4821683A JPS59175153A JP S59175153 A JPS59175153 A JP S59175153A JP 58048216 A JP58048216 A JP 58048216A JP 4821683 A JP4821683 A JP 4821683A JP S59175153 A JPS59175153 A JP S59175153A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- capacitance
- capacitor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 22
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 6
- 238000009792 diffusion process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路装置にかがり、特に多層配
線構造を採用した半導体集積回路装置に関する。
線構造を採用した半導体集積回路装置に関する。
従来、絶縁ゲート型トランジスタを用いた、ダイナミッ
ク集積回路のメモリセルは、一般は第１図に示す断面構
造を有し、ディジット線１１１の情報がゲート電極１０
８によって、制御され容量ゲート電極１０５の下層に位
置する絶縁膜１０３と、不純物拡散層領域１０４との界
面付近に蓄積されることによって情報が記憶される。こ
のとき、情報の保持能力は容量ゲー）１０５と不純物拡
散、層領域１０４とに挾まれた、絶縁膜１０３のもつ静
電容量（セル容量）に依存する。したがって装置の回路
の高集積化に伴う、メモリセル面積の減少により、セル
容量が低下する。その結果セル容量の電荷保持能力に対
して、ｐ型あるいはｐ型の不純物拡散層と、シリコン基
板１０１のｐ型あるいはｎ型領域の接合部での漏れ電流
等の影響が無視できなくなる。特にアルファ線励起によ
るリーク等で、装置の誤動作を招く確率が高くなる。単
純には、このセル面積減少によるセル容量低下は、面積
減少分だけ、絶縁膜１０３を薄くすることによって補う
ことができる。しかし、絶縁膜の電気的耐圧さ、安定性
の面で薄膜化には限界がある。
ク集積回路のメモリセルは、一般は第１図に示す断面構
造を有し、ディジット線１１１の情報がゲート電極１０
８によって、制御され容量ゲート電極１０５の下層に位
置する絶縁膜１０３と、不純物拡散層領域１０４との界
面付近に蓄積されることによって情報が記憶される。こ
のとき、情報の保持能力は容量ゲー）１０５と不純物拡
散、層領域１０４とに挾まれた、絶縁膜１０３のもつ静
電容量（セル容量）に依存する。したがって装置の回路
の高集積化に伴う、メモリセル面積の減少により、セル
容量が低下する。その結果セル容量の電荷保持能力に対
して、ｐ型あるいはｐ型の不純物拡散層と、シリコン基
板１０１のｐ型あるいはｎ型領域の接合部での漏れ電流
等の影響が無視できなくなる。特にアルファ線励起によ
るリーク等で、装置の誤動作を招く確率が高くなる。単
純には、このセル面積減少によるセル容量低下は、面積
減少分だけ、絶縁膜１０３を薄くすることによって補う
ことができる。しかし、絶縁膜の電気的耐圧さ、安定性
の面で薄膜化には限界がある。
この発明の目的は集積度が高く、高信頼性かつ、高速動
作の半導体集積回路装置を提供することにある。
作の半導体集積回路装置を提供することにある。
この発明は、多層の配線構造をもつ半導体集積回路装置
に於いて、完成した装置の主表面からみて、最も下層に
位置する電極、あるいは配線から１ 順に、第
１の多結晶シリコン層、第２の多結晶シリコン層、およ
び第１の金属配線層、第２の金属配線層を有し、それぞ
れ互いに層間絶縁膜によシ絶縁され、該層間絶縁膜の一
部あるいは全面が装置の回路の容量成分を構成すること
を特徴とする特に、金属配線層にアルミニウムを用い、
容量成分は１つのトランジスタで構成されるセルをもつ
、ダイナミックランダムアクセスメモリに用いられるこ
とを特徴としている。
に於いて、完成した装置の主表面からみて、最も下層に
位置する電極、あるいは配線から１ 順に、第
１の多結晶シリコン層、第２の多結晶シリコン層、およ
び第１の金属配線層、第２の金属配線層を有し、それぞ
れ互いに層間絶縁膜によシ絶縁され、該層間絶縁膜の一
部あるいは全面が装置の回路の容量成分を構成すること
を特徴とする特に、金属配線層にアルミニウムを用い、
容量成分は１つのトランジスタで構成されるセルをもつ
、ダイナミックランダムアクセスメモリに用いられるこ
とを特徴としている。
このような発明によれば、多層構造をもつ、電極あるい
は、配線の層間絶縁膜を容量成分とする為高集積化によ
り、１つのメモリセルが占める面積を縮小した場合にも
、多層にわたって、充分なセル容量が得られ信頼性の高
い装置が実現できる。
は、配線の層間絶縁膜を容量成分とする為高集積化によ
り、１つのメモリセルが占める面積を縮小した場合にも
、多層にわたって、充分なセル容量が得られ信頼性の高
い装置が実現できる。
次に、本発明の実施例について、図を参考にしながら説
明する。
明する。
第２図に、本発明の基本的な実施例を示す。先ず従来の
方法により、シリコン基板２０１に、フィールド酸化膜
２０２および、第１容量絶縁膜２０３としてシリコン酸
化膜を５００Ｘ成長し、容量部不純物拡散層２０４を形
成する。次に、第１容量電極２０５として、第１の多結
晶シリコンを５ｏｏｏ！成長した後、該第１容量電極２
０５の表面に１０００Ｘの酸化膜２０６を形成し、その
一部を第２容量絶縁膜２０６ｂとする。
方法により、シリコン基板２０１に、フィールド酸化膜
２０２および、第１容量絶縁膜２０３としてシリコン酸
化膜を５００Ｘ成長し、容量部不純物拡散層２０４を形
成する。次に、第１容量電極２０５として、第１の多結
晶シリコンを５ｏｏｏ！成長した後、該第１容量電極２
０５の表面に１０００Ｘの酸化膜２０６を形成し、その
一部を第２容量絶縁膜２０６ｂとする。
次にゲート絶縁膜２０７および第１開孔２０８を形成し
ゲート電極２０９として第２の多結晶シリコン層５ｏｏ
ｏｘを成長する。このとき同時に第２容量電極２１０も
形成される。
ゲート電極２０９として第２の多結晶シリコン層５ｏｏ
ｏｘを成長する。このとき同時に第２容量電極２１０も
形成される。
次に、不純物拡散層２１１を形成し、プラズマ気相成長
シリコン窒化膜（以降プラズマ窒化膜）２１２を１００
０Ｘ成長しこの一部が第３容量絶縁膜２１２ｂになる。
シリコン窒化膜（以降プラズマ窒化膜）２１２を１００
０Ｘ成長しこの一部が第３容量絶縁膜２１２ｂになる。
ひきつづき第１の層間絶縁膜２１３としてリンガラス層
を１．０μ成長 後、先ず、開孔２１４．２１５および
２，１８部と、第３容量が形成される部分のリンガラス
層２１３を除去し、次いで、開孔２１４と第２の開孔２
１５の部分のプラズマ窒化膜２１２を除去する。次に、
第１のアルミニウム配線層２１６を１．０μ被着させ、
第３容量電極および、配線層を形成する。次にプラズマ
窒化膜２１７を１０００Ｘ成長し、この一部が第４容量
絶縁膜２１７ｂになる、ひきつづき第２の層間絶縁膜２
１９として、リンガラス層５− を１．０μ成長した後、第３の開孔２１８部分と、第４
容量が形成される部分のリンガラス層２１９を除去する
。しかる後に、第２のアルミニウム層２１０を１．０μ
被着し、第４容量電極および、配線を形成することによ
って装置は完成する。したがって完成した装置の断面図
（第２図）で、第１電極２０５、第３電極２１６を零電
位とし拡散層２０４、第２電極２１０、第４電極２２０
に、電位（情報）を与えることによって、第１〜第４の
容量絶縁膜２０３．２０６ｂ、２１２ｂ、２１７ｂ（斜
線部）で形成される容量部に情報が蓄積される。
を１．０μ成長 後、先ず、開孔２１４．２１５および
２，１８部と、第３容量が形成される部分のリンガラス
層２１３を除去し、次いで、開孔２１４と第２の開孔２
１５の部分のプラズマ窒化膜２１２を除去する。次に、
第１のアルミニウム配線層２１６を１．０μ被着させ、
第３容量電極および、配線層を形成する。次にプラズマ
窒化膜２１７を１０００Ｘ成長し、この一部が第４容量
絶縁膜２１７ｂになる、ひきつづき第２の層間絶縁膜２
１９として、リンガラス層５− を１．０μ成長した後、第３の開孔２１８部分と、第４
容量が形成される部分のリンガラス層２１９を除去する
。しかる後に、第２のアルミニウム層２１０を１．０μ
被着し、第４容量電極および、配線を形成することによ
って装置は完成する。したがって完成した装置の断面図
（第２図）で、第１電極２０５、第３電極２１６を零電
位とし拡散層２０４、第２電極２１０、第４電極２２０
に、電位（情報）を与えることによって、第１〜第４の
容量絶縁膜２０３．２０６ｂ、２１２ｂ、２１７ｂ（斜
線部）で形成される容量部に情報が蓄積される。
この発明による装置では従来の装置に比べて、多層の容
量電極あるいは配線どうじを接続する為の開孔を余分に
必要とするだけで、メモリセル全体の面積以上のセル容
量面積を得ることができ、セル面積が減少した場合にも
、容量絶縁膜を薄くすることなく充分なセル容量を得る
ことができる。
量電極あるいは配線どうじを接続する為の開孔を余分に
必要とするだけで、メモリセル全体の面積以上のセル容
量面積を得ることができ、セル面積が減少した場合にも
、容量絶縁膜を薄くすることなく充分なセル容量を得る
ことができる。
したがって高信頼かつ高集積度の装置が実現できる。
６一
尚、前記実施例で述べた容量を形成するプラズマ窒化膜
２１２および２１７は、第１アルミニウム電極２１６お
よび第２アルミニウム電極２２０を形成する直前の工程
で、成長を行っても同様の効果が刊られる。ことで、答
針絶縁腰２１２および２１７はプラズマ窒化膜である必
要はなく、第１および第２の層間絶緻ｖ２］３および２
１９とのエツチング特性が異なるものであればよい。又
、第１．第２のアルミニウムｔＱ２１６ 、２１０およ
び配線は、アルミニウムである必要はなく、半導体集積
回路装置に使用され得る金槙であれば良い。
２１２および２１７は、第１アルミニウム電極２１６お
よび第２アルミニウム電極２２０を形成する直前の工程
で、成長を行っても同様の効果が刊られる。ことで、答
針絶縁腰２１２および２１７はプラズマ窒化膜である必
要はなく、第１および第２の層間絶緻ｖ２］３および２
１９とのエツチング特性が異なるものであればよい。又
、第１．第２のアルミニウムｔＱ２１６ 、２１０およ
び配線は、アルミニウムである必要はなく、半導体集積
回路装置に使用され得る金槙であれば良い。
また、電極、配線層数を増やして容量面積を拡大するこ
とももちろん可能である。
とももちろん可能である。
第１図は従来の一般的な装置の断面図を示したもので、
図中、１０１はシリコン基板、１０２はフィールド酸化
膜、１０３は容量絶縁膜、１０４け不純物拡散層、１０
５は容量ゲート多結晶シリ７− コン層、１０６は絶縁酸化膜、１０７はゲート酸化）換
、１０８はゲート多結晶シリコン層、１０９は不純物拡
散層、１１０は気相成長リンガラス層、１１１はアルミ
ニウム配線層である。
図中、１０１はシリコン基板、１０２はフィールド酸化
膜、１０３は容量絶縁膜、１０４け不純物拡散層、１０
５は容量ゲート多結晶シリ７− コン層、１０６は絶縁酸化膜、１０７はゲート酸化）換
、１０８はゲート多結晶シリコン層、１０９は不純物拡
散層、１１０は気相成長リンガラス層、１１１はアルミ
ニウム配線層である。
Claims (3)
- （１）多層の配線構造を有する半導体集積回路装置に於
いて、完成した装置の主表面からみて最も下層に位置す
る電極あるいは配線から順に、第１の多結晶シリコン層
、第２の多結晶シリコン、第１の金属配線層、および第
２の金属配線層を有し、それぞれ互いに１層間絶縁膜に
より絶縁され、該層間絶縁膜の一部あるいは全面がＩ装
置の回路の容量成分を構成することを特徴とする半導体
集積回路装置。 - （２）金属配線層がアルミニウムからなり、容量成分は
１つのトランジスタで構成される、セルをもつダイナミ
ックランダムアクセスメモリに用いられることを特徴と
する特許請求の範囲第（１）項に記載の半導体集積回路
装置。 - （３）多層配線構造を有する半導体集積回路装置に於い
て、該多層配線間の層間絶縁膜の一部あるいは全部が１
つのトランジスタのセルをもっダ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58048216A JPS59175153A (ja) | 1983-03-23 | 1983-03-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58048216A JPS59175153A (ja) | 1983-03-23 | 1983-03-23 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59175153A true JPS59175153A (ja) | 1984-10-03 |
Family
ID=12797213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58048216A Pending JPS59175153A (ja) | 1983-03-23 | 1983-03-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175153A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290966A (ja) * | 1985-10-16 | 1987-04-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS63228742A (ja) * | 1987-03-06 | 1988-09-22 | シ−メンス、アクチエンゲゼルシヤフト | ３次元１トランジスタメモリセル構造とその製法 |
| EP0318277A2 (en) * | 1987-11-25 | 1989-05-31 | Fujitsu Limited | Dynamic random access memory device and method for producing the same |
| JPH02309668A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体メモリ装置 |
| US5206787A (en) * | 1991-04-01 | 1993-04-27 | Fujitsu Limited | Capacitor and method of fabricating same |
-
1983
- 1983-03-23 JP JP58048216A patent/JPS59175153A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290966A (ja) * | 1985-10-16 | 1987-04-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS63228742A (ja) * | 1987-03-06 | 1988-09-22 | シ−メンス、アクチエンゲゼルシヤフト | ３次元１トランジスタメモリセル構造とその製法 |
| EP0318277A2 (en) * | 1987-11-25 | 1989-05-31 | Fujitsu Limited | Dynamic random access memory device and method for producing the same |
| EP0661752A2 (en) * | 1987-11-25 | 1995-07-05 | Fujitsu Limited | Dynamic random access memory device and method for producing the same |
| EP0661752A3 (en) * | 1987-11-25 | 1996-06-12 | Fujitsu Ltd | Dynamic random access arrangement and manufacturing process therefor. |
| US6046468A (en) * | 1987-11-25 | 2000-04-04 | Fujitsu Limited | Dynamic random access memory device and method for producing the same |
| US6114721A (en) * | 1987-11-25 | 2000-09-05 | Fujitsu Limited | Dynamic random access memory device and method for producing the same |
| JPH02309668A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体メモリ装置 |
| US5206787A (en) * | 1991-04-01 | 1993-04-27 | Fujitsu Limited | Capacitor and method of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449946A (en) | Semiconductor device provided with isolation region | |
| JPH0415629B2 (ja) | ||
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| US5264721A (en) | Insulated-gate FET on an SOI-structure | |
| JPS59175153A (ja) | 半導体集積回路装置 | |
| US3710204A (en) | A semiconductor device having a screen electrode of intrinsic semiconductor material | |
| JPS58215067A (ja) | 半導体集積回路装置 | |
| JPH02246264A (ja) | 半導体装置およびその製造方法 | |
| JPS63184360A (ja) | 半導体記憶装置とその製造方法 | |
| JPH05144930A (ja) | 半導体装置 | |
| JPS5816341B2 (ja) | 半導体装置の製造方法 | |
| JPH01220856A (ja) | 半導体装置 | |
| KR950015012B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPH0324056B2 (ja) | ||
| JPS61127157A (ja) | 半導体装置 | |
| JPS59178773A (ja) | 半導体装置の製造方法 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6124245A (ja) | 半導体装置 | |
| JPS59110132A (ja) | 誘電体分離構造を有する半導体集積回路装置 | |
| JPH05183166A (ja) | Ｓｏｉ型半導装置および製造方法 | |
| JPS6322068B2 (ja) | ||
| JPS6022343A (ja) | 半導体集積回路装置の多層配線構造 | |
| JPS5914650A (ja) | 半導体集積回路装置 | |
| JPS60176262A (ja) | 半導体装置 | |
| JPH01147859A (ja) | 半導体装置の製造方法 |