JPS59174886A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS59174886A JPS59174886A JP58050100A JP5010083A JPS59174886A JP S59174886 A JPS59174886 A JP S59174886A JP 58050100 A JP58050100 A JP 58050100A JP 5010083 A JP5010083 A JP 5010083A JP S59174886 A JPS59174886 A JP S59174886A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- display
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は表示制御装置に係シ、特に表示情報を記憶する
メモリを備え、メモリアドレスをスキャンしながらメモ
リ内容を表示し続ける表示システムに適用するに好適な
表示制御装置に関する。
メモリを備え、メモリアドレスをスキャンしながらメモ
リ内容を表示し続ける表示システムに適用するに好適な
表示制御装置に関する。
第１図は従来の表示制御装置のブロック図である。同図
構成に於いて、メそりは表示情報を記憶し、アドレスバ
スＡＤで指定されるアドレスにデータバスＤＴＡがらの
データを書き込んだり、逆にデータバスＤＴＡにデータ
を出力する。ライトアドレスタ２はメモリ／にデータ書
き込みを行う時に書き込みデータをデータバスＤＴＡに
出力する。ライトアドレスレジスタ３Ｌｆｉメモリ／に
データの蕾き込みを行う時、書き込みアドレスを発生す
る。水平スキャンアドレスカウンタｌはメモリｌの同容
を読み出しながら、このデータを表示するに肖って図示
しない手段よシ与えられるアドレススキャンクロックＣ
ＬＫＫ基いて水平方行スキャンアドレスを発生する。垂
直スキャンアドレスカウンタｊはメモリ／の内容を読み
出しながら、このデータを表示するに当って表示の垂直
方向スキャンアドレスを発生する。アドレスセレクタ乙
にメモリ／のアドレスを指定するに当って、表示のため
のスキャンアドレスと書き込み時のライトアドレスを選
択してアドレスバスＡＤに与える。パラレル−シリアル
変換回路７（Ｉ′ｉメモリ／がらの表示情報をパラレル
データからシリアルデータに変換して図示しないビデオ
回路に送品する。
構成に於いて、メそりは表示情報を記憶し、アドレスバ
スＡＤで指定されるアドレスにデータバスＤＴＡがらの
データを書き込んだり、逆にデータバスＤＴＡにデータ
を出力する。ライトアドレスタ２はメモリ／にデータ書
き込みを行う時に書き込みデータをデータバスＤＴＡに
出力する。ライトアドレスレジスタ３Ｌｆｉメモリ／に
データの蕾き込みを行う時、書き込みアドレスを発生す
る。水平スキャンアドレスカウンタｌはメモリｌの同容
を読み出しながら、このデータを表示するに肖って図示
しない手段よシ与えられるアドレススキャンクロックＣ
ＬＫＫ基いて水平方行スキャンアドレスを発生する。垂
直スキャンアドレスカウンタｊはメモリ／の内容を読み
出しながら、このデータを表示するに当って表示の垂直
方向スキャンアドレスを発生する。アドレスセレクタ乙
にメモリ／のアドレスを指定するに当って、表示のため
のスキャンアドレスと書き込み時のライトアドレスを選
択してアドレスバスＡＤに与える。パラレル−シリアル
変換回路７（Ｉ′ｉメモリ／がらの表示情報をパラレル
データからシリアルデータに変換して図示しないビデオ
回路に送品する。
ちなみに、表示装置として、ここで水平方卯が２バイト
、垂直方向が！ドツトのものを考える。
、垂直方向が！ドツトのものを考える。
この場合、メモリアドレスとの対応を第２図の説明図に
示す如く設定するものとする。すなわち、メモリアドレ
スの“Ｏ”〜“ｒ”、′／６”〜″Ｊ”、′３２”〜“
％”、″弘５”〜“！；６”、”ｇ＋”〜“７−” の
各バイトの情報力≦表示領域に対応し、残影の全バイト
が非表示領域に対応する。
示す如く設定するものとする。すなわち、メモリアドレ
スの“Ｏ”〜“ｒ”、′／６”〜″Ｊ”、′３２”〜“
％”、″弘５”〜“！；６”、”ｇ＋”〜“７−” の
各バイトの情報力≦表示領域に対応し、残影の全バイト
が非表示領域に対応する。
第１図の構成に於いて、メモリ／に対するデータの書き
込みは次のように行なわれる。先ず、アドレスセレクタ
６がライトアドレスレジスタ３の情報を選択し、アドレ
ス情報としてアドレスバスＡＤを介してメモリ／に供給
する。併せて、ライトデータレジスターから書き込みデ
ータがデータバスＤＴＡ Ｖｃ出力され、このデータが
メモリの指定アドレスに書き込まれ全。
込みは次のように行なわれる。先ず、アドレスセレクタ
６がライトアドレスレジスタ３の情報を選択し、アドレ
ス情報としてアドレスバスＡＤを介してメモリ／に供給
する。併せて、ライトデータレジスターから書き込みデ
ータがデータバスＤＴＡ Ｖｃ出力され、このデータが
メモリの指定アドレスに書き込まれ全。
一方、メモリ／の表示情報の読み出しは次のように行な
われる。先ず、水平スキャンアドレスカウンタｌが第２
図に示すＡＯ，Ａ／、Ａ、２．ＡＪ のビットで構成さ
れる水平スキャンデータを順次出力し、これが表示の水
平スキャンアドレスとなる。
われる。先ず、水平スキャンアドレスカウンタｌが第２
図に示すＡＯ，Ａ／、Ａ、２．ＡＪ のビットで構成さ
れる水平スキャンデータを順次出力し、これが表示の水
平スキャンアドレスとなる。
一方、垂ｉスキャンアドレスカウンタｊは第一図に示す
Ａ４’、 Ａｊ、 ｉのピットで構成される垂直スキャ
ンデータを順次出力し、これが表示の垂直スキャンアド
レスとなる。アドレスセレクタｔは水平スキャンアドレ
スカランタグおよびｔ［スキャンアドレスカウンタ！の
出力を選択し、７＋ルス情報としてアドレスバスＡＤを
介してメモリｌに供給する。図示しない手段から与えら
れるアドレススキャンクロックＣＬＫによってアドレス
情報は変化するが、このクロック毎にメモリ／の内容が
スキャンされながら読み出される。メモリ／より屹とみ
出された情報はパラレル−シリアル変換回路７によシリ
アルデータに変換されて、図示しないビデオ回路を介し
て表示装置に出力される。
Ａ４’、 Ａｊ、 ｉのピットで構成される垂直スキャ
ンデータを順次出力し、これが表示の垂直スキャンアド
レスとなる。アドレスセレクタｔは水平スキャンアドレ
スカランタグおよびｔ［スキャンアドレスカウンタ！の
出力を選択し、７＋ルス情報としてアドレスバスＡＤを
介してメモリｌに供給する。図示しない手段から与えら
れるアドレススキャンクロックＣＬＫによってアドレス
情報は変化するが、このクロック毎にメモリ／の内容が
スキャンされながら読み出される。メモリ／より屹とみ
出された情報はパラレル−シリアル変換回路７によシリ
アルデータに変換されて、図示しないビデオ回路を介し
て表示装置に出力される。
その結果、メモリｌに格納された表示情報が繰シ返し送
出され、図示しない表示装置上に所望の表示を継続させ
ることが出来る。
出され、図示しない表示装置上に所望の表示を継続させ
ることが出来る。
ところが、上述した如き表示装置の場合、水平表示中が
タバイトであることがら水平スキャンアドレスとしては
グビットが必要である。ところが、４ビツトのアドレス
をメモリアドレスに割シ付けると７６バイト分のメモリ
容量を必要とする。従っテ、／水平スキャン白９７バイ
トのり１使用メモリ領域が発生する。つまシ、従来方式
によれば、表示情報を記憶するに当シ余分なメモリ領域
を必要とするという欠点があシ、コストや集積回路化等
を考えても無駄が多かった。
タバイトであることがら水平スキャンアドレスとしては
グビットが必要である。ところが、４ビツトのアドレス
をメモリアドレスに割シ付けると７６バイト分のメモリ
容量を必要とする。従っテ、／水平スキャン白９７バイ
トのり１使用メモリ領域が発生する。つまシ、従来方式
によれば、表示情報を記憶するに当シ余分なメモリ領域
を必要とするという欠点があシ、コストや集積回路化等
を考えても無駄が多かった。
従って、本発明の目的は上記従来技術の欠点を解消し、
表示データを格納するメモリを効率的に利用して情報表
示を行なわせることを可能ならしめた表示制御装置を提
供するにある。
表示データを格納するメモリを効率的に利用して情報表
示を行なわせることを可能ならしめた表示制御装置を提
供するにある。
上記目的を達成するために、本発明は表示手段に送出す
べき表示情報および制御情報を俗納するメモリと、メモ
リのアドレスを指定するカウンタと、メモリの制御情報
に対応するアドレス指定毎にカウンタにロード信号を送
出し、カウンタにメモリからの制御情報をプリセットす
る制御手段を備える表示制御装置を提供するものである
。
べき表示情報および制御情報を俗納するメモリと、メモ
リのアドレスを指定するカウンタと、メモリの制御情報
に対応するアドレス指定毎にカウンタにロード信号を送
出し、カウンタにメモリからの制御情報をプリセットす
る制御手段を備える表示制御装置を提供するものである
。
以下、図面を参照しながら本発明の詳細な説明する。
第３図は本発明の一実施例に係る表示ｒｉＦＩｊ御装置
のブロック図である。同図において、分周回路りはアド
レススキャンクロックＣＬＫを計放し、／。
のブロック図である。同図において、分周回路りはアド
レススキャンクロックＣＬＫを計放し、／。
分局する作用を有する。一方、スキャンアドレスカウン
タ１０はアドレススキャンクロックｃＬＫのカウントを
行ない、分周回路りの出力に同期してデータバスＤＴＡ
を介してメモリ／からの表示制御情報のロードを行なう
。
タ１０はアドレススキャンクロックｃＬＫのカウントを
行ない、分周回路りの出力に同期してデータバスＤＴＡ
を介してメモリ／からの表示制御情報のロードを行なう
。
かかる構成において、次に第１図の説明図を参照しなが
らその作用を説明する。
らその作用を説明する。
ちなみに、表示装置としては水平方間が２バイト、垂直
方向が！ドｓソトのものを考える。この場合、メモリア
ドレスとの対応を第１図の、！ＢＪＪ図に示す如く設定
する。すなわち、メモリアドレスの“Ｏ”〜″ｔｒ Ｔ
Ｔ 、ｂｌｏ”〜″／ざ”、′Ｊ”〜“コ”、”３０″
〜”３ざ”、“功”′〜″弘ざ°′の各バイトの情報が
表示領域に対応１“り”、′／テ”、′コブ”、“５ｑ
”、“＋ｑ”の各バイトの情報が制御情報領域に対応す
る。
方向が！ドｓソトのものを考える。この場合、メモリア
ドレスとの対応を第１図の、！ＢＪＪ図に示す如く設定
する。すなわち、メモリアドレスの“Ｏ”〜″ｔｒ Ｔ
Ｔ 、ｂｌｏ”〜″／ざ”、′Ｊ”〜“コ”、”３０″
〜”３ざ”、“功”′〜″弘ざ°′の各バイトの情報が
表示領域に対応１“り”、′／テ”、′コブ”、“５ｑ
”、“＋ｑ”の各バイトの情報が制御情報領域に対応す
る。
第３図の構成において、メモリ／に対するデータの書き
込みは次のように行なわれる。先ず、アドレスセレクタ
ｌによってライトアドレスレジスタ３の情報を選択し、
アドレス情報としてアドレスバスＡＤを介してメモリｌ
に供給する。併せて、ライトデータレジスータ２から書
き込みデータがデータバスＤＴＡに出力され、このデー
タがメモリ／の指定アドレスに杏き込まれる。
込みは次のように行なわれる。先ず、アドレスセレクタ
ｌによってライトアドレスレジスタ３の情報を選択し、
アドレス情報としてアドレスバスＡＤを介してメモリｌ
に供給する。併せて、ライトデータレジスータ２から書
き込みデータがデータバスＤＴＡに出力され、このデー
タがメモリ／の指定アドレスに杏き込まれる。
一方、メモリ／の表示情報読み出しは、次のように行な
われる。分周回路りはアドレススキャンクロックＣＬＫ
を／／１０に分周し、第４図における“り”、 ”１９
”、“コブ、″３ｑ”、′仰”のアドレスの時、すなわ
ち制御情報領域アクセス時にスキャンアドレスカウンタ
１０にロード信号を出力するように設定される。スキャ
ンアドレスカウンタ１０はアドレススキャンクロックＣ
ＬＫによシカラントされるが、分周回路りからのロード
信号出力時にメモリ／の出力がデータバスＤＴＡを介し
てロードされ、この情報が次のカウントの初期値となる
。っｌ）、メモリ／の制御情報領域のデータは次にアク
セスするべき／水平スキャンの先頭アドレスを示してい
る。従って、本実施例の場合は、メモリｌのアドレス“
り” １４１ｑＩＺＭコ９” ’１３ｑ ｎ 、 ６ａ
例”の制御情報領域には“ＩＯ”、Ｊ”、３０’、”仰
”、“−ｏ ｎの各データが書き込筐れている。
われる。分周回路りはアドレススキャンクロックＣＬＫ
を／／１０に分周し、第４図における“り”、 ”１９
”、“コブ、″３ｑ”、′仰”のアドレスの時、すなわ
ち制御情報領域アクセス時にスキャンアドレスカウンタ
１０にロード信号を出力するように設定される。スキャ
ンアドレスカウンタ１０はアドレススキャンクロックＣ
ＬＫによシカラントされるが、分周回路りからのロード
信号出力時にメモリ／の出力がデータバスＤＴＡを介し
てロードされ、この情報が次のカウントの初期値となる
。っｌ）、メモリ／の制御情報領域のデータは次にアク
セスするべき／水平スキャンの先頭アドレスを示してい
る。従って、本実施例の場合は、メモリｌのアドレス“
り” １４１ｑＩＺＭコ９” ’１３ｑ ｎ 、 ６ａ
例”の制御情報領域には“ＩＯ”、Ｊ”、３０’、”仰
”、“−ｏ ｎの各データが書き込筐れている。
アドレスセレクタ６は表示期間中、つ−ｔ’、ｂメモリ
ｌの読み出し中はスキャンアドレスカウンタ／θの出力
を選択してお沙、スキャンアドレスカウンタ１０の内容
をアドレスバスＡＤを介してアドレス情報としてメモリ
／に供給する。その結果、アドレススキ手ンクロックＣ
ＬＫによってスキャンアドレスカウンタ１０が計数を行
なうと、アドレス情報が変化し、クロック毎にメモリ／
の内容が読み出される。メモリ／のアドレスが“りＩＺ
Ｍ、ｌ＋。
ｌの読み出し中はスキャンアドレスカウンタ／θの出力
を選択してお沙、スキャンアドレスカウンタ１０の内容
をアドレスバスＡＤを介してアドレス情報としてメモリ
／に供給する。その結果、アドレススキ手ンクロックＣ
ＬＫによってスキャンアドレスカウンタ１０が計数を行
なうと、アドレス情報が変化し、クロック毎にメモリ／
の内容が読み出される。メモリ／のアドレスが“りＩＺ
Ｍ、ｌ＋。
“ｄ”、′３９−“仰”になると、分周−成りからスキ
ャンアドレスカウンタ１０Ｖｃ／ロード信号カ供給され
、メモリ／の内容に基いて次のカウンタ内容はそれぞ’
ｔ−ｔ″ｉｏ”、”ｓ、ｏ”、′３０”、−“幻”、′
Ｏ”に更新されるゝこのため、水平スキャンが次のライ
ンに移る。
ャンアドレスカウンタ１０Ｖｃ／ロード信号カ供給され
、メモリ／の内容に基いて次のカウンタ内容はそれぞ’
ｔ−ｔ″ｉｏ”、”ｓ、ｏ”、′３０”、−“幻”、′
Ｏ”に更新されるゝこのため、水平スキャンが次のライ
ンに移る。
上述の如くしてメモリｌよす読み出された表示情報はパ
ラレル−シリアル変換回路７を介してシリアルデータに
変換されて図示しないビデオ回路を介して表示装置に出
力される。その結果、メモリ／に格納された表示情報が
図示しない表示装置上に継続して表示される。
ラレル−シリアル変換回路７を介してシリアルデータに
変換されて図示しないビデオ回路を介して表示装置に出
力される。その結果、メモリ／に格納された表示情報が
図示しない表示装置上に継続して表示される。
以上述べた如く、本発明によれば、あらゆる表示形態に
対してメモリとしては必要最小限の格納領域を確保する
だけでよく、メモリ効率に優れ、コスト低減の上でも効
果的な表示制御装置を得ることが出来るものである。
対してメモリとしては必要最小限の格納領域を確保する
だけでよく、メモリ効率に優れ、コスト低減の上でも効
果的な表示制御装置を得ることが出来るものである。
第１図は従来の表示制御装置のブロック図、第１図は第
１図構成に適用されるメモリ内容の説明図、 第３図は本発明の一笑施例に係る表示制御装置のブロッ
ク図、 第１図は第３図構成に適用されるメモリ内容の説明図で
ある。 ／・・・メモリ、 λ・・・ライトデータレジスタ、
３・・・ライトアドレスレジスタ、 ｔ・・・アドレ
スセレクタ、 タ・・・分周回路、ＩＯ・・・スキャン
アドレスカウンタ。 出願人代理人 猪 股 清 八へ 第″３図 第４図
１図構成に適用されるメモリ内容の説明図、 第３図は本発明の一笑施例に係る表示制御装置のブロッ
ク図、 第１図は第３図構成に適用されるメモリ内容の説明図で
ある。 ／・・・メモリ、 λ・・・ライトデータレジスタ、
３・・・ライトアドレスレジスタ、 ｔ・・・アドレ
スセレクタ、 タ・・・分周回路、ＩＯ・・・スキャン
アドレスカウンタ。 出願人代理人 猪 股 清 八へ 第″３図 第４図
Claims (1)
- 表示手段に送出すべき表示情報および１ｒＪｕｉ＋１１
１情報を格納するメモリと、メモリのアドレスを指定す
るカウンタと、メモリの制御情報に対応するアドレス指
雉毎にカウンタにロード信号を送出し、カウンタにメモ
リからの制御情報をプリセットする制御手段を備えるこ
とを特徴とする表示制御装置ｔ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050100A JPS59174886A (ja) | 1983-03-25 | 1983-03-25 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050100A JPS59174886A (ja) | 1983-03-25 | 1983-03-25 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174886A true JPS59174886A (ja) | 1984-10-03 |
Family
ID=12849653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58050100A Pending JPS59174886A (ja) | 1983-03-25 | 1983-03-25 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174886A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456726A (en) * | 1977-10-14 | 1979-05-08 | Fujitsu Ltd | Display control system |
| JPS5588133A (en) * | 1978-12-27 | 1980-07-03 | Fujitsu Ltd | Screen memory control system |
| JPS56153370A (en) * | 1980-04-30 | 1981-11-27 | Fujitsu Ltd | Display control system |
-
1983
- 1983-03-25 JP JP58050100A patent/JPS59174886A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456726A (en) * | 1977-10-14 | 1979-05-08 | Fujitsu Ltd | Display control system |
| JPS5588133A (en) * | 1978-12-27 | 1980-07-03 | Fujitsu Ltd | Screen memory control system |
| JPS56153370A (en) * | 1980-04-30 | 1981-11-27 | Fujitsu Ltd | Display control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4644502A (en) | Semiconductor memory device typically used as a video ram | |
| JP3611333B2 (ja) | メモリアクセス装置 | |
| JPH0313796Y2 (ja) | ||
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| US4924432A (en) | Display information processing apparatus | |
| JPS59174886A (ja) | 表示制御装置 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPH0711510B2 (ja) | 超音波診断装置 | |
| JPS635758B2 (ja) | ||
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPS6155688A (ja) | グラフイツクデイスプレイ方法および装置 | |
| JPS63143588A (ja) | 非同期書き込み読み出し装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS6273290A (ja) | 画像表示装置 | |
| JPS5971086A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPS61183690A (ja) | 画像デイスプレイ装置 | |
| JPS63137340A (ja) | 表示装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH1069428A (ja) | ビデオ表示装置 |