JPS59173863A - Mask memory system - Google Patents

Mask memory system

Info

Publication number
JPS59173863A
JPS59173863A JP4926883A JP4926883A JPS59173863A JP S59173863 A JPS59173863 A JP S59173863A JP 4926883 A JP4926883 A JP 4926883A JP 4926883 A JP4926883 A JP 4926883A JP S59173863 A JPS59173863 A JP S59173863A
Authority
JP
Japan
Prior art keywords
data
mask
memory
processing
mask data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4926883A
Other languages
Japanese (ja)
Other versions
JPH0312741B2 (en
Inventor
Ryoichi Aizawa
良一 相沢
Tadao Tatezuki
竪月 忠夫
Jiro Izumi
二郎 和泉
Keiji Yamamoto
啓二 山本
Takeshi Kubo
毅 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4926883A priority Critical patent/JPS59173863A/en
Publication of JPS59173863A publication Critical patent/JPS59173863A/en
Publication of JPH0312741B2 publication Critical patent/JPH0312741B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To improve the memory efficiency and then a mask processing function by avoiding fixing a memory for storage of mask data in terms of hardware and using optional one of plural memory modules as a mask memory when necessary. CONSTITUTION:Memory modules 10-1-10-n are all used equally and in a module unit as store memories for the processing data and the mask data. Only a mask data output part 12 is fixed for mask data in terms of hardware. Output parts 11-1, and 11-2 and a mask data output part 12 select the read data of either one of modules 10-1-10-n. These selection signals are supplied through processing data selection lines 16-1 and 16-2 and a mask data selection line 17. The selected processing and mask data are delivered to a line 20 for processing data to be masked after undergoing the arithmetic processing through an AND arithmetic part 13.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、マスクメモリ方式に関し、特にハード上で専
用のマスクメモリを設けずに、複数のメモリモジュール
からなるメモリシステム中の任意のメモリモジュールを
マスクメモリとして随時割付け、残シのメモリモジュー
ルを処理メモリとし七指定してマスク処理を行なう方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a mask memory method, and in particular to a method for using any memory module in a memory system consisting of a plurality of memory modules without providing a dedicated mask memory on hardware. The present invention relates to a method in which mask memory is allocated at any time and remaining memory modules are designated as processing memory to perform mask processing.

〔技術の背景〕[Technology background]

従来、たとえばイメージ処理システムにおいては、画面
中の特定部分画面を抽出したり、更新するなど、画面上
の領域を特定して処理する場合に、マスク処理が利用さ
れているが、その場合のマスク処理は、画面データ用の
処理メモリの他に専用のマスクメモリを設け、双方のメ
モリを同時的にアクセスし、対応するアドレスの画面デ
ータおよびマスクデータを睨み出して、それらの論理積
をとることにより行なっていた。
Conventionally, for example, in image processing systems, mask processing has been used to specify and process areas on the screen, such as extracting or updating a specific part of the screen. Processing involves providing a dedicated mask memory in addition to the processing memory for screen data, accessing both memories at the same time, looking at the screen data and mask data at the corresponding address, and taking their AND. This was done by

第1図は、上記した従来のマスク処理機構の1例を示し
たものである。図中、1−1乃至1−3は処理データ、
たとえば画面データ蓄積用のメモIJ %ジュール、2
はマスクデータ蓄積用のメモリモジュール、3−1乃至
3−2は出力部、4はマスクデータ出力部、5は論理積
演算部、6はライトデータバス、7はアドレスおよびコ
ントロールバス、8−1および8−2は処理データ線、
9.は被マスク処理データ線である。
FIG. 1 shows an example of the conventional mask processing mechanism described above. In the figure, 1-1 to 1-3 are processed data,
For example, memo IJ for screen data accumulation % Joule, 2
3-1 to 3-2 are output sections; 4 is a mask data output section; 5 is an AND operation section; 6 is a write data bus; 7 is an address and control bus; 8-1 and 8-2 is a processing data line;
9. is the data line to be masked.

マスクメモリ2の容量は、各処理データメモリモジュー
ル1−1乃至1−3の容量と同じであり、マスクデータ
メモリモジュール2に設定されたマスクデータによシ、
メモリモジュール1−1乃至1−3の任意の1つの処理
データをマスクすることができる。なお、メモリモジュ
ール1−1乃至1−3の処理データはたとえばそれぞれ
全サイズ画面の異なる画面データであるか、あるいは1
つの全サイズ画面を分割した部分画面のデータであって
もよい。後者の場合、マスクデータメモリモジュール2
によってマスク可能な画面領域は、各メモリモジュール
のそれぞれの部分画面に対応する。また、メモリモジュ
ールの数および出力部の数は1例C二すぎず、適宜必要
個数で構成することができる。
The capacity of the mask memory 2 is the same as the capacity of each processing data memory module 1-1 to 1-3, and according to the mask data set in the mask data memory module 2,
Processing data of any one of memory modules 1-1 to 1-3 can be masked. Note that the processing data of the memory modules 1-1 to 1-3 are, for example, different screen data of full size screens, or one
The data may be data of partial screens obtained by dividing two full-sized screens. In the latter case, mask data memory module 2
The screen area that can be masked by corresponds to a respective partial screen of each memory module. Further, the number of memory modules and the number of output units are not more than two in one example, and can be configured as required.

処理データメモリモジュール1−1乃至1−3およびマ
スクデータメモリモジュール2には、アドレスおよびコ
ントロールバス7からの信号にもとづいて、ライトデー
タバス6からデータが書き込まれ、またメモリモジュー
ル1−1乃至1−3の(11)−ドデータは、出力部3
−1あるいは3−2によシ選択され、処理データ線8−
1 、8−2に読み出される。
Data is written to the processing data memory modules 1-1 to 1-3 and the mask data memory module 2 from the write data bus 6 based on signals from the address and control bus 7. -3 (11) - The code data is sent to the output section 3.
-1 or 3-2, processing data line 8-
1, 8-2.

出力部3−1あるいは3−2は、メモリモジュール1−
1乃至1−3のいずれか1つを選択し、それとマスクデ
ータメモリモジュール2とから読み出したデータについ
て演算部5で論理積をとり、マスクした結果のデータを
、被マスク処理データ線9C二出力する。
The output section 3-1 or 3-2 is connected to the memory module 1-
Select any one of 1 to 1-3, perform a logical AND operation on it and the data read from the mask data memory module 2 in the arithmetic unit 5, and output the masked data to the masked data line 9C2. do.

上記した従来のマスク処理機構では、マスクデータをマ
スクデータメモリモジュール2シニタケ設定することが
でき、メモリモジュール1−1乃至1−3は処理データ
の蓄積専用、そしてメモリモジュール2はマスクデータ
蓄積専用に固定されているため、メモリの利用性が低く
なり多様なマスク処理を行なう場合に処理効率が上らな
いという問題があった。
In the conventional mask processing mechanism described above, mask data can be set in the mask data memory module 2, and the memory modules 1-1 to 1-3 are dedicated to storing processing data, and the memory module 2 is dedicated to storing mask data. Since it is fixed, there is a problem in that the usability of memory is low and processing efficiency cannot be improved when performing various mask processing.

〔発明の目的および構成〕[Object and structure of the invention]

本発明の目的は、データ処理システムにおいて、マスク
データ蓄積用のメモリをハード的に固定化せず、複数の
メモリモジュールのうちの任意のものを随時マスクメモ
リとして使用できるようにして、メモリの効率を高めマ
スク処理機能を改善することにある。
An object of the present invention is to improve the efficiency of memory efficiency in a data processing system by not fixing a memory for storing mask data in hardware, but by making it possible to use any one of a plurality of memory modules as a mask memory at any time. The objective is to increase the mask processing function and improve the mask processing function.

本発明の構成は、それにより複数のメモリモジュールか
らなるメモリシステムと、マスクデータ出力部とをそな
え、上記複数のメモリモジュールをそれぞれマスクメモ
リと処理メモリとのいずれか一方の機能に割付け、上記
マスクデータ出力部は、上記複数のメモリモジュールに
結合されて、マスクメモリ機能に割付けられた1つのメ
モリモジュールのリードデータを選択してマスクデータ
として出力することを特徴としている。
Accordingly, the configuration of the present invention includes a memory system including a plurality of memory modules and a mask data output section, each of the plurality of memory modules is assigned to one of the functions of a mask memory and a processing memory, and The data output section is coupled to the plurality of memory modules, and is characterized in that it selects read data of one memory module allocated to the mask memory function and outputs it as mask data.

〔発明の実施例〕[Embodiments of the invention]

以下に、本発明の詳細を実施例にしたがって説明する。 The details of the present invention will be explained below based on examples.

第2図は、本発明の1実施例構成を示す。図中、10−
1乃至10−’?Lは汎用のメモリモジュール、11−
1および11−2が出力部、12はマスクデータ出力部
、13は論理積演算部、14はライトデータバス、15
はアドレスおよびコントロールバス、16−1乃至16
−2は処理データ選択線、17はマスクデータ選択線、
18−1および18−2は処理データ線、19はマスク
データ線、20は被マスク処理データ線である。な督メ
モリモジュールは、2次元メモリあるいは3次元メモリ
のいずれでもよい。
FIG. 2 shows the configuration of one embodiment of the present invention. In the figure, 10-
1 to 10-'? L is a general-purpose memory module, 11-
1 and 11-2 are output sections, 12 is a mask data output section, 13 is an AND operation section, 14 is a write data bus, 15
are address and control buses, 16-1 to 16
-2 is a processing data selection line, 17 is a mask data selection line,
18-1 and 18-2 are processing data lines, 19 is a mask data line, and 20 is a masked data line. The memory module may be either a two-dimensional memory or a three-dimensional memory.

本実施例で−は、メモリモジュール10−1乃至IQ−
rLは、全てモジュール単位で同等に処理データとマス
クデータの蓄積用メモリとして使用されることができ、
マスクデータ用としてハード的に固定されるのはマスク
データ出力部12のみである。したがって、あるメモリ
モジュールが完全!二空きである限り、それを処理デー
タあるいはマスクデータのいずれの蓄積用に指定するか
は処理状況に応じて任意に定めることができる。各メモ
リモジュールに対する処理データおよびマスクデ−タの
割付は管理は、たとえばテーブルを用いてソフトウェア
によシ行なわれる。
In this embodiment, memory modules 10-1 to IQ-
The rL can be used as a storage memory for processing data and mask data in the same way on a module-by-module basis.
Only the mask data output section 12 is fixed in hardware for mask data. Therefore, there is a memory module complete! As long as it is empty, it can be arbitrarily determined whether to store processed data or mask data depending on the processing situation. The allocation of processing data and mask data to each memory module is managed by software using, for example, a table.

出力部11−1.11−2、およびマスクデータ出力部
12は、それぞれメモリモジュール10−1乃至10−
nのいずれかのリードデータを選択する。選択信号は、
処理データ選択線16−1乃至16−2、およびマスク
データ選択線17によって与えられる。
The output unit 11-1, 11-2 and the mask data output unit 12 are connected to memory modules 10-1 to 10-1, respectively.
Select one of the n read data. The selection signal is
It is provided by processing data selection lines 16-1 to 16-2 and mask data selection line 17.

このようにしで選択された処理データおよびマスクデー
タは、論理積演算部13で演算処理され、被マスク処理
データ線20へ出力される。
The processing data and mask data selected in this manner are subjected to arithmetic processing in the AND operation section 13 and output to the masked processing data line 20.

第3図は、第2図に示した実施例システムの1動作例を
示し、メモリモジュール10−2および10−3がマス
クデータ蓄積用に使用され、残りのメモリモジュールが
処理データ蓄積用に使用されている場合を示す。図では
、出力部11−1によりメモリモジュール10−1の処
理データが選択され、またマスクデータ出力部12によ
り、メモリモジュール10−2のマスクデータが選択さ
れ、そして演算部13で両者の論理積をとってマスク処
理が行なわれている。
FIG. 3 shows an example of the operation of the embodiment system shown in FIG. 2, in which memory modules 10-2 and 10-3 are used for storing mask data, and the remaining memory modules are used for storing processed data. Indicates when In the figure, the output section 11-1 selects the processing data of the memory module 10-1, the mask data output section 12 selects the mask data of the memory module 10-2, and the arithmetic section 13 selects the logical product of the two. Mask processing is performed by removing the .

〔発明の効果〕〔Effect of the invention〕

上述したように、マスクデータは、任意の空きメモリモ
ジュールC=設定でき、また不用よニなれば解放して画
面データ蓄積用に変更することカーでき、動的にメモリ
モジュールの割付けができるので、従来の方式にくらべ
て、システムのマスク処理能率は改善され、メモリの利
用効率も向上される。
As mentioned above, mask data can be set in any free memory module C=, and if it is no longer needed, it can be released and changed to store screen data, and memory modules can be allocated dynamically. Compared to conventional methods, the mask processing efficiency of the system is improved and the memory utilization efficiency is also improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のマスクメモリ処理機構の概要図、第2図
は本発明実施例の構成図、第3図は動作例を示す説明図
である。 図中、10−1乃至10−?Iはメモリモジュール、1
1−1および11−2はリードデータの出力部、12は
マスクデータ出力部、13は論理積演算部、14はライ
トデータノ(ス、15はアドレス分よびコントロールノ
(ス、20)−1E−?スフ処El゛十 1 ロ ク〉ドローt4\ス f 2 区 つントローレバス
FIG. 1 is a schematic diagram of a conventional mask memory processing mechanism, FIG. 2 is a configuration diagram of an embodiment of the present invention, and FIG. 3 is an explanatory diagram showing an example of operation. In the figure, 10-1 to 10-? I is a memory module, 1
1-1 and 11-2 are read data output sections, 12 is a mask data output section, 13 is an AND operation section, 14 is a write data node, 15 is an address and control node, 20-1E -?Sufu-dokoro El゛11 Roku〉Draw t4\Suf 2 Kutsunturorebus

Claims (1)

【特許請求の範囲】[Claims] 複数のメモリモジュールからなるメモリシステムと、マ
スクデータ出力部とをそなえ、上記複数のメモリモジュ
ールをそれぞれマスクメモリと処理メモリとのいずれが
一方の機能に割付け、上記マスクデータ出方部は、上記
複数のメモリモジュールに接続されて、マスクメモリ機
能に割付けられた1つのメモリモジュールのリードデー
タを選択してマスクデータとして出力することを特徴と
するマスクメモリ方式。
A memory system consisting of a plurality of memory modules and a mask data output section are provided, each of the plurality of memory modules is assigned to one function as a mask memory or a processing memory, and the mask data output section is assigned to one of the functions of the plurality of memory modules. A mask memory method characterized in that read data of one memory module connected to a memory module and allocated to a mask memory function is selected and output as mask data.
JP4926883A 1983-03-24 1983-03-24 Mask memory system Granted JPS59173863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4926883A JPS59173863A (en) 1983-03-24 1983-03-24 Mask memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4926883A JPS59173863A (en) 1983-03-24 1983-03-24 Mask memory system

Publications (2)

Publication Number Publication Date
JPS59173863A true JPS59173863A (en) 1984-10-02
JPH0312741B2 JPH0312741B2 (en) 1991-02-20

Family

ID=12826084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4926883A Granted JPS59173863A (en) 1983-03-24 1983-03-24 Mask memory system

Country Status (1)

Country Link
JP (1) JPS59173863A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61246884A (en) * 1985-04-25 1986-11-04 Matsushita Graphic Commun Syst Inc Image reader
JPS61248178A (en) * 1985-04-26 1986-11-05 Matsushita Graphic Commun Syst Inc Picture reading device
JPS61251971A (en) * 1985-04-30 1986-11-08 Fanuc Ltd Image processor
JPS61255390A (en) * 1985-05-08 1986-11-13 富士通株式会社 Display control system for turning over page
JPS6344688A (en) * 1986-08-13 1988-02-25 フアナツク株式会社 Image processor
JPS6368983A (en) * 1986-09-10 1988-03-28 Pfu Ltd Image data segmenting and processing system
JPS63155084A (en) * 1986-12-18 1988-06-28 日本電気株式会社 Image memory accessing system
JPS63174091A (en) * 1987-01-14 1988-07-18 株式会社日立製作所 Work station with video animation display function
US5039086A (en) * 1988-09-02 1991-08-13 Hitachi, Ltd. Method and apparatus for adjusting posture of sheets

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61246884A (en) * 1985-04-25 1986-11-04 Matsushita Graphic Commun Syst Inc Image reader
JPS61248178A (en) * 1985-04-26 1986-11-05 Matsushita Graphic Commun Syst Inc Picture reading device
JPS61251971A (en) * 1985-04-30 1986-11-08 Fanuc Ltd Image processor
JPS61255390A (en) * 1985-05-08 1986-11-13 富士通株式会社 Display control system for turning over page
JPS6344688A (en) * 1986-08-13 1988-02-25 フアナツク株式会社 Image processor
JPS6368983A (en) * 1986-09-10 1988-03-28 Pfu Ltd Image data segmenting and processing system
JPS63155084A (en) * 1986-12-18 1988-06-28 日本電気株式会社 Image memory accessing system
JPS63174091A (en) * 1987-01-14 1988-07-18 株式会社日立製作所 Work station with video animation display function
US5039086A (en) * 1988-09-02 1991-08-13 Hitachi, Ltd. Method and apparatus for adjusting posture of sheets

Also Published As

Publication number Publication date
JPH0312741B2 (en) 1991-02-20

Similar Documents

Publication Publication Date Title
JPS59173863A (en) Mask memory system
JPH11328383A (en) Image processor
JP3039054B2 (en) Image processing device
JPS6159543A (en) Data processor
JP3429880B2 (en) Memory device and memory access method
JPS59173862A (en) Mask memory control circuit
JPH04133144A (en) Information processor
JPS61193245A (en) Memory control system
JPS62130438A (en) Memory access system
JPS6145343A (en) Swapping control system
JPH03172960A (en) Arithmetic unit
JPS61240338A (en) Hardware event processor device
JPH04127227A (en) Memory control system
JPS6243746A (en) Data control system with tag
JPH11328006A (en) Address control circuit for memory device
JPS59165176A (en) Image processor
JPH04142638A (en) Information processor
JPH04155545A (en) Dump collection processing method
JPH0756807A (en) Automatic memory bank switching system
JPH0271343A (en) Data processor
JPH0251753A (en) Rom address designating circuit
JPH0540693A (en) Virtual storage managing system
JPH0394344A (en) Information processor
JPH03150646A (en) Address controller
JPS6186859A (en) Bus selector