JPS59172747A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPS59172747A JPS59172747A JP58047436A JP4743683A JPS59172747A JP S59172747 A JPS59172747 A JP S59172747A JP 58047436 A JP58047436 A JP 58047436A JP 4743683 A JP4743683 A JP 4743683A JP S59172747 A JPS59172747 A JP S59172747A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- external
- case
- leadout
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置を含む高周波半導体装置に関する
。
。
マイクロ波半導体装懺は、従来イＩＭ別半導体装置とし
てアナログ技術分野で使用され、発振、増幅。
てアナログ技術分野で使用され、発振、増幅。
検波或いはミキサ等の諸回路装置に失されて来た。
しかしながら、現今ディジタル技術の利用が進展するに
つれ、マイクロ波帯域の高周波電流を信号とするディジ
タル用半導体集積回路装置が開発され、実用に供される
までに至っている。これら高周波半導体装置における技
術的課題の大部分は、もちろん、その本体を成す半導体
素子に在って、技術者が最も関心を寄せる中心課題であ
るが、一つの信号系を構成する外部回路との整合装置の
開発は実用的見地からは極めて重要な技術的課題の一つ
足υ得るものである。この整合装置の開発は半導体素子
を収納する容器（パッケージ）の構造に関する問題とし
て、従来からも取り上げられ、アナログ技術分野におい
ては既に整合比１．５以下の半導体装置の開発は終了し
、実用に供されている。ところでディジタル技術分野に
おけるこの種の整合装置の開発は、同じように収納容器
の構造に関する問題として取り上げることができるが、
従来のアナログ技術と対比した場合、多分にその性格を
異にする。すなわち、ディジタル技術分野では必然的に
多ビン構造の半導体集積回路装置が用いられると共に、
信号の伝ばん速度の遅れが問題となるので、言わば広帯
域整合を技術的課題とする多ビン構造の収納容器の開発
と等価である。
つれ、マイクロ波帯域の高周波電流を信号とするディジ
タル用半導体集積回路装置が開発され、実用に供される
までに至っている。これら高周波半導体装置における技
術的課題の大部分は、もちろん、その本体を成す半導体
素子に在って、技術者が最も関心を寄せる中心課題であ
るが、一つの信号系を構成する外部回路との整合装置の
開発は実用的見地からは極めて重要な技術的課題の一つ
足υ得るものである。この整合装置の開発は半導体素子
を収納する容器（パッケージ）の構造に関する問題とし
て、従来からも取り上げられ、アナログ技術分野におい
ては既に整合比１．５以下の半導体装置の開発は終了し
、実用に供されている。ところでディジタル技術分野に
おけるこの種の整合装置の開発は、同じように収納容器
の構造に関する問題として取り上げることができるが、
従来のアナログ技術と対比した場合、多分にその性格を
異にする。すなわち、ディジタル技術分野では必然的に
多ビン構造の半導体集積回路装置が用いられると共に、
信号の伝ばん速度の遅れが問題となるので、言わば広帯
域整合を技術的課題とする多ビン構造の収納容器の開発
と等価である。
対比的に考えた場合には、アナログ装置はディジタル装
置に比較し狭帯域として取シ扱うことができ、整合も比
較的に取り易いが、ディジタル装置の整合は仲々に困難
な問題であって、今日に至るもこの技術的課題を解決し
た半導体装置は開発されていない。
置に比較し狭帯域として取シ扱うことができ、整合も比
較的に取り易いが、ディジタル装置の整合は仲々に困難
な問題であって、今日に至るもこの技術的課題を解決し
た半導体装置は開発されていない。
本発明の目的は、上記の要請に錯み、広帯域整合装置′
ｆｒ、具えた高周波牛導体装置を提供することである。
ｆｒ、具えた高周波牛導体装置を提供することである。
本発明の篩周波半導体装置は、半導体素子と、該素子を
収納する容器と、該容器の外囲器の側壁に明けられた貫
通孔の内壁面を外部導体とし、外部引出し導体を内部導
体とする同軸線路に構成された取出し端子とを含んで構
成される。
収納する容器と、該容器の外囲器の側壁に明けられた貫
通孔の内壁面を外部導体とし、外部引出し導体を内部導
体とする同軸線路に構成された取出し端子とを含んで構
成される。
本発明によれば、半導体素子の各電極に接続される各信
号導体が、半導体素子を収納する容器内で構成する高周
波信号伝送線路を、その特性インピーダンスと等しい同
軸線路で構成した取出し端子で終端しているので、数Ｍ
Ｈｚ〜１．Ｑ（Ｊ）ｌｚの極めて広帯域にわたｐ１整合
比１．５以下の良好な特性を有する高周波半導体装置ｆ
：得ることができ、従来のアナログ半導体装置はもちろ
ん、最近類みに要望の高いディジタル高周波半導体装置
を容易に提供することが可能である。以下図面を参照し
て本発明の詳細な説明する。
号導体が、半導体素子を収納する容器内で構成する高周
波信号伝送線路を、その特性インピーダンスと等しい同
軸線路で構成した取出し端子で終端しているので、数Ｍ
Ｈｚ〜１．Ｑ（Ｊ）ｌｚの極めて広帯域にわたｐ１整合
比１．５以下の良好な特性を有する高周波半導体装置ｆ
：得ることができ、従来のアナログ半導体装置はもちろ
ん、最近類みに要望の高いディジタル高周波半導体装置
を容易に提供することが可能である。以下図面を参照し
て本発明の詳細な説明する。
第１図は本発明高周波牛導体装置の一実施例の正面図で
、取出し端子の構造を示すものである。
、取出し端子の構造を示すものである。
図において、金属材から成る半導体素子収納容器の外囲
器１の側壁には、外部引出し導体２をそれぞれ引出すだ
めの貫通孔３が明けられ、貫通孔３内を適応れた外部引
出し導体２のそれぞれは、誘電体４を介して外囲器１に
気密封着される。この気密封着は外囲器１及び外部引出
し導体２の材質を鉄・ニソクル・コバルト合金であるコ
バールとし、誘電体４をコバールガラスとすれば容易に
できる。このようにして取出し端子は、外囲器１に明け
られた貫通孔３の内壁面を外部導体とし、外部引出し導
体２を内部導体とする同軸線路で構成される。高周波領
域における同軸線路の特性インピーダンスは通常誘電体
の誘電率と外部導体と内部導体との直径比で定まると考
えて差支えないので、誘電体４にコバールガラス（誘電
率こ中５）を用いた場合には、貫通孔３の内径と外部引
出し導体２の直径比率を６．３：１に選べば、特性イン
ピーダンス５０Ωの同軸線路が構成される、例えば、直
径０．２朋戸の引出し導体２を用いた場合は、貫通孔３
の内径を１．２６ｍｍ５ｚ＋に設定すればよい。また外
囲器１には、同じくコバール材から成る金属上ぶた５が
ロー付けにより気密封着される。
器１の側壁には、外部引出し導体２をそれぞれ引出すだ
めの貫通孔３が明けられ、貫通孔３内を適応れた外部引
出し導体２のそれぞれは、誘電体４を介して外囲器１に
気密封着される。この気密封着は外囲器１及び外部引出
し導体２の材質を鉄・ニソクル・コバルト合金であるコ
バールとし、誘電体４をコバールガラスとすれば容易に
できる。このようにして取出し端子は、外囲器１に明け
られた貫通孔３の内壁面を外部導体とし、外部引出し導
体２を内部導体とする同軸線路で構成される。高周波領
域における同軸線路の特性インピーダンスは通常誘電体
の誘電率と外部導体と内部導体との直径比で定まると考
えて差支えないので、誘電体４にコバールガラス（誘電
率こ中５）を用いた場合には、貫通孔３の内径と外部引
出し導体２の直径比率を６．３：１に選べば、特性イン
ピーダンス５０Ωの同軸線路が構成される、例えば、直
径０．２朋戸の引出し導体２を用いた場合は、貫通孔３
の内径を１．２６ｍｍ５ｚ＋に設定すればよい。また外
囲器１には、同じくコバール材から成る金属上ぶた５が
ロー付けにより気密封着される。
第２図は第１図をｘ−ｘ’線に沿って切断し、矢印方向
から見たときの断面構造図で、第１図と共通するものに
は同一符号が付加されている。外囲器１及び誘電体４と
共に同軸線路を構成する取出し端子の外部引出し導体２
のそれぞれの端部は、接続導体６を弁し半導体素子７の
各電極にそれぞれ接続されたセラミック（例えばアルミ
ナ絶縁基板）８上の信号導体９に溶接される。この信号
導体９は、外囲器ｌが接地されたとき、この外囲器１’
（ｊ掛地導体としてストリップ掘路又はコプラナー線路
等の高周波信号伝送路を構成する。このストリップ線路
又はコプラナー線路等の特性インぜ−ダンスは、当然取
出し端子の同軸線路の特性インピーダンスに等しく設定
される。例えばアルミナセラミック絶縁基板８の厚み（
すなわち接地導体との距離）を信号導体９の導体幅に等
しく設定すれば、特性インピーダンス５０Ωのストリッ
プ線路が構成される。このように、ストリップ線路又は
コプラナー緋路の特性インピーダンスと取出し端子の同
軸線路の特性インピーダンスが等しく設定されたとき、
半導体素子収納容器内の高周波信号伝送線路は、取出し
端子において、それ自身と等しい特性インピーダンスの
同軸線路で終端きれることとなるので、広帯域にわたり
極めて良好な整合特性を示す半導体装置を得ることがで
きる。
から見たときの断面構造図で、第１図と共通するものに
は同一符号が付加されている。外囲器１及び誘電体４と
共に同軸線路を構成する取出し端子の外部引出し導体２
のそれぞれの端部は、接続導体６を弁し半導体素子７の
各電極にそれぞれ接続されたセラミック（例えばアルミ
ナ絶縁基板）８上の信号導体９に溶接される。この信号
導体９は、外囲器ｌが接地されたとき、この外囲器１’
（ｊ掛地導体としてストリップ掘路又はコプラナー線路
等の高周波信号伝送路を構成する。このストリップ線路
又はコプラナー線路等の特性インぜ−ダンスは、当然取
出し端子の同軸線路の特性インピーダンスに等しく設定
される。例えばアルミナセラミック絶縁基板８の厚み（
すなわち接地導体との距離）を信号導体９の導体幅に等
しく設定すれば、特性インピーダンス５０Ωのストリッ
プ線路が構成される。このように、ストリップ線路又は
コプラナー緋路の特性インピーダンスと取出し端子の同
軸線路の特性インピーダンスが等しく設定されたとき、
半導体素子収納容器内の高周波信号伝送線路は、取出し
端子において、それ自身と等しい特性インピーダンスの
同軸線路で終端きれることとなるので、広帯域にわたり
極めて良好な整合特性を示す半導体装置を得ることがで
きる。
第３図及び第４図は、何れも第２図をＹ−Ｙ’線に沿っ
て切断し、矢印方向から見たときの断面構造図で、第３
図はそれぞれの信号導体９がストリップ線路を構成した
場合の回路パターンの一例をまた第４図はコプラナー線
路を構成した場合の回路パターンの一例を示しておシ、
第２図と共通するものには同一符号が付されている。そ
れぞれの図には、外囲器１の各側壁からそれぞれ３本の
外部引出し導体２が引出された場合を例示したが、本発
明の実施にあたっては、外部引出し導体２０本数及び回
路パターンは任意に選択可能でｓｂ、これらに全く拘束
されない。既に明らかにしたよとアルミナセラミック絶
縁基板８の厚みを等しく設定し、外囲器１を接地すれば
よい。又、第４図のコブラナー線路を同じく特性インピ
ーダンス５０Ωで構成するには、互いに隣接する２つの
信号導体９が形成する離間領域の全てを、信号導体９か
らそれぞれその導体幅の％に等しい距離だけ離した接地
導体１０で埋め、同じく外囲器１を接地すればよい。接
地導体１０はセラミック絶縁基板８上にメタライズ法な
どで容易に形成できる薄膜導体で、本来断面表示は適切
ではないが、他との識別を容易にするため粗いハツチン
グが施されている。
て切断し、矢印方向から見たときの断面構造図で、第３
図はそれぞれの信号導体９がストリップ線路を構成した
場合の回路パターンの一例をまた第４図はコプラナー線
路を構成した場合の回路パターンの一例を示しておシ、
第２図と共通するものには同一符号が付されている。そ
れぞれの図には、外囲器１の各側壁からそれぞれ３本の
外部引出し導体２が引出された場合を例示したが、本発
明の実施にあたっては、外部引出し導体２０本数及び回
路パターンは任意に選択可能でｓｂ、これらに全く拘束
されない。既に明らかにしたよとアルミナセラミック絶
縁基板８の厚みを等しく設定し、外囲器１を接地すれば
よい。又、第４図のコブラナー線路を同じく特性インピ
ーダンス５０Ωで構成するには、互いに隣接する２つの
信号導体９が形成する離間領域の全てを、信号導体９か
らそれぞれその導体幅の％に等しい距離だけ離した接地
導体１０で埋め、同じく外囲器１を接地すればよい。接
地導体１０はセラミック絶縁基板８上にメタライズ法な
どで容易に形成できる薄膜導体で、本来断面表示は適切
ではないが、他との識別を容易にするため粗いハツチン
グが施されている。
又、第３図と共通し識別が容易な半導体素子７、セラミ
ック基板８及び信号導体９などの符号は図面を複雑にす
るので省略した。更に半導体素子７と信号導体９又は接
地導体１０との電気接続導体も同じ理由で全て省略した
。
ック基板８及び信号導体９などの符号は図面を複雑にす
るので省略した。更に半導体素子７と信号導体９又は接
地導体１０との電気接続導体も同じ理由で全て省略した
。
以上詳細に説明したように、本発明は半導体収納容器の
取出し端子を容器内部で構成される高周波信号伝送線路
と同じ特性インピーダンスを持つ同軸線路で構成し終端
することによって、きわめて広帯域にわたり良好な整合
特性を具えた高周波半導体装置を得たもので、アナログ
技術分野はもちろん現今益々利用分野を拡げつつあるデ
ィジタル技術分野の半導体装置に実施することができ、
演算速度の向上その他に大きな効果をあげることができ
る。
取出し端子を容器内部で構成される高周波信号伝送線路
と同じ特性インピーダンスを持つ同軸線路で構成し終端
することによって、きわめて広帯域にわたり良好な整合
特性を具えた高周波半導体装置を得たもので、アナログ
技術分野はもちろん現今益々利用分野を拡げつつあるデ
ィジタル技術分野の半導体装置に実施することができ、
演算速度の向上その他に大きな効果をあげることができ
る。
又、以上は特性インピーダンスが５０Ωの場合について
のみ説明したが、本発明はその他の場合、例えば７５Ω
の特性インピーダンス線路についても実施はきわめて容
易であシ、これらに何等制限されるものではない。
のみ説明したが、本発明はその他の場合、例えば７５Ω
の特性インピーダンス線路についても実施はきわめて容
易であシ、これらに何等制限されるものではない。
第１図は本発明高周波半導体装置の一実施例の正面図、
第２図は、第１図＝２Ｘ−Ｘ’線に沿って切断し矢印方
向から見たときの断面構造図、第３図及び第４図は何れ
もＹ−Ｙ’線に沿って切断し矢印方向から見たときの断
面図である。 ｌ・・・・・・半導体素子収納容器の外囲器、２・・・
・・・外部引出し導体、３・・・・・・外囲器１０貫通
孔、４・・・・・・誘電体、５・・・・・・半導体素子
収納容器の上ぶた、６・・・・・・接続導体、７・・・
・・・半導体素子、８・・・・・・アルミナ絶縁基板、
９・・・・・・信号導体、１０・・・・・・接地導体。 窮 ／ 固 ｚ Ｚ 口
第２図は、第１図＝２Ｘ−Ｘ’線に沿って切断し矢印方
向から見たときの断面構造図、第３図及び第４図は何れ
もＹ−Ｙ’線に沿って切断し矢印方向から見たときの断
面図である。 ｌ・・・・・・半導体素子収納容器の外囲器、２・・・
・・・外部引出し導体、３・・・・・・外囲器１０貫通
孔、４・・・・・・誘電体、５・・・・・・半導体素子
収納容器の上ぶた、６・・・・・・接続導体、７・・・
・・・半導体素子、８・・・・・・アルミナ絶縁基板、
９・・・・・・信号導体、１０・・・・・・接地導体。 窮 ／ 固 ｚ Ｚ 口
Claims (1)
- 半導体素子と、該素子とを収納する容器と、該容器の外
囲器の側壁に明けられたＮ通孔の内壁面を外部導体とし
、外部引出し導体を内部導体とする同軸側路に構成され
た取出し端子とを有することを特徴とする高周波半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047436A JPS59172747A (ja) | 1983-03-22 | 1983-03-22 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047436A JPS59172747A (ja) | 1983-03-22 | 1983-03-22 | 高周波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172747A true JPS59172747A (ja) | 1984-09-29 |
Family
ID=12775102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047436A Pending JPS59172747A (ja) | 1983-03-22 | 1983-03-22 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123156A (ja) * | 1984-11-15 | 1986-06-11 | Fujitsu Ltd | 半導体装置 |
| US6937824B2 (en) | 2001-12-28 | 2005-08-30 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device |
-
1983
- 1983-03-22 JP JP58047436A patent/JPS59172747A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123156A (ja) * | 1984-11-15 | 1986-06-11 | Fujitsu Ltd | 半導体装置 |
| US6937824B2 (en) | 2001-12-28 | 2005-08-30 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device |
| US7955090B2 (en) | 2001-12-28 | 2011-06-07 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908694A (en) | Semiconductor device | |
| US3946428A (en) | Encapsulation package for a semiconductor element | |
| US5652557A (en) | Transmission lines and fabricating method thereof | |
| JPS60210853A (ja) | 半導体装置 | |
| US3489956A (en) | Semiconductor device container | |
| JPS6093817A (ja) | 可変遅延ライン装置 | |
| JPH02280502A (ja) | Ｖｈｆ集積回路用パッケージ | |
| JPS59172747A (ja) | 高周波半導体装置 | |
| JP2674417B2 (ja) | 超高周波用パッケージ | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP3272816B2 (ja) | 同軸ビーズ | |
| JPH07202520A (ja) | マイクロ波回路 | |
| JPH05121913A (ja) | 高周波素子用パツケージ | |
| GB1465410A (en) | Radio-frequency amplifier | |
| JPS60137107A (ja) | マイクロ波固体発振器 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JPH11204690A (ja) | 表面実装型パッケージ及び半導体装置 | |
| JPS61100001A (ja) | 高周波回路装置 | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JPH05335472A (ja) | 半導体装置 | |
| JP2002118190A (ja) | 半導体素子収納用パッケージ | |
| JPS6118623Y2 (ja) | ||
| JP4563980B2 (ja) | 表面実装型パッケージ及び半導体装置 | |
| JPH0445247Y2 (ja) | ||
| JP2533291B2 (ja) | パッケ―ジの気密端子構造 |