JPS59171261A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は画像読取装置、特にアナログ伝送方式によるフ
ァクシミリにおける情報圧縮のための画像読取装置に関
する。

〔従来技術〕

一般に、情報圧縮機能をもったファクシミリは、圧縮信
号をコード化するためディジタル伝送を必要としており
、従って、電話線を経由して伝送する場合にはディジタ
ル式のモデム部（変復調装置）を内蔵している。ところ
で、このようなファクシミリ情報の圧縮方式には、代表
的な一次元ランレングス方式、二次元ランレングス方式
をはじめ各種の方法があるが、大部分の方式は画信号そ
のものをコード化しているから、伝送中に１ビットでも
符号誤りが発生するとその主走査ライン、または副走査
ラインに大幅な間違いを生ずる。このため、伝送用モデ
ムはデータ伝送用と同程度の高性能を必要とし極めて高
価になるという欠点がある。

簡易な情報圧縮機能を有するファクシミリとして、通常
のアナログ伝送ファクシミリの伝送部を使用し、情報の
ない走査線一対しては記録を省略して副走査送りを行う
よう指示する情報を伝送し、副走査をスキップする白地
飛越方式のファクシミリがある。

このような、白地飛越方式ファクシミリにおける画像読
取装置の一例を第１図に示す。１は送信原稿を走査線単
位で走査して光学情報を逐次電気信号に変換し光電変換
信号Ａを出力する一次元のイメージセンサ、２−１およ
び２−２はラインメモリであり一方を光電変換信号Ａの
一時記憶メモリとするとき他方を信号処理回路へ光電変
換信号Ａを送出する一時記憶メモリとして切替え使用す
る。３は１走査線分の光電変換信号Ａが全白か否かを判
定する全白検出部、４はＣＰＵからの指示にしたがって
信号処理のタイミング設定を行う信号制御部、５は全白
ダミー信号Ｗを格納するＲＯＭ、６は全白が判定された
とき記憶部５から全白ダミー信号Ｗを読み出すＣＰＵ、
７は読み出された全白ダミー信号Ｗを直列データ変換し
かつ予め定められた伝送速度で読み出すＰ／Ｓ変換回路
、８は光電変換信号および直列データ切替え用のセレク
タ、９はラインメモリ２−１および２−２から読み出さ
れた光電変換信号ＡおよびＰ／Ｓ変換回路からの直列デ
ータを変調して伝送路に送出するモデム部である。

第１図に示す構成で白地飛越を行うには、信号制御部４
からの１走査線ごとの走査タイミング信号に応じてイメ
ージセンサ１を自己走査させ、イメージセンサ１からの
１走査線に対応する光電変換信号Ａを、ラインメモリ２
−１または２−２のいずれかに一時記憶すると同時に全
白検出部３に供給し、全白検出部３は１走査線分の光電
変換信号Ａに含まれる孤立黒画素を計数して、孤立黒画
素の数が予め定められた数以下でありかつ少くとも２個
連続した黒画素が無いとき、該走査線を全白と判定して
スキップ指示信号Ｓを発生する。

ＣＰＵ６は８ビット汎用ＣＰＵでスキップ指示信号Ｓの
供給時にスキップ指示を信号制御部４に指示すると共に
、ＲＯＭ５に格納された全白ダミー信号Ｗを８ビット並
列データで読み出す。

全白ダミー信号Ｗは送信原稿を走査して得られる１走査
線分の画素数の１／２のピット数で符号構成された１走
査線に相当する信号で、受信側に該走査線はスキップす
ることを指示する。

Ｐ／Ｓ変換回路７は８ビット並列データを信号制御部４
から指示される所定の伝送速度にしたがって１ビットず
つ順次読み出し、セレクタ８を経てモデム部９に供給す
る。

また、全白検出部３が該走査線は全白でないことを判定
したときは、ラインメモリ２−１または２−２のいずれ
かに記憶した該走査線に対応する光電変換信号Ａを、前
記所定の伝送速度にしたがって読み出しセレクタ８を経
てモデム部９に供給する。

なお、全白検出部３は一例として、所要ビット量のシフ
トレジスタに入力された画素対応の白（１）または黒（
０）の論理値を遂次ゲート回路処理をなしかつ黒ドット
計数する等のハードウェア構成となる。

上記した全白ダミー信号Ｗの構成から、その所要伝送時
間は１走査線に対応する光電変換信号Ａの伝送時間の１
／２でよいので、送信原稿の情報密度に応じた伝送時間
の短縮が可能である。

なお、ＣＰＵ６はＲＯＭ５に格納きれた全白ダミー信号
Ｗの読み出しおよび信号制御部４への信号処理のタイミ
ングの指示のほか、図示しない送信原稿め副走査送りの
指示、送信、受信およびコピーなど通信モードの設定、
機構部制御ＣＰＵおよび記録制御ＣＰＵとの相互通信機
能を持っている。

しかしながら、上記した構成に示すように複雑な構成で
あり高価になるという欠点は避けられない。

〔発明の目的〕

本発明の目的は、１走査線を予め定めた画素数ごとのブ
ロックに分割して走査しかつ全白判定を別のハードウェ
アを設けることなくＣＰＵを共用することによるそのソ
フトウェアで全白判定し、これにより構成を簡潔なもの
として安価に実現できる画像読取装置を提供することに
ある。

〔発明の構成〕

本発明の画像読取装置は、１走査線を予め定められた画
素数ごとのブロックに分割して間けつ走査し光電変換信
号を出力するイメージセンサと、予め定められたビット
数をもつ１走査線分に相当する全白ダミー信号を格納す
る記憶部と、前記光電変換信号を記憶しかつ前記ブロッ
クごとにそれぞれの画素が黒か白かを判断して少くとも
２個連続した黒画素がなくかつ孤立黒画素を順次計数し
前記１走査線に含まれる前記孤立黒画素の数が予め定め
られた数以下のとき該走査線を全白と判定して前記記憶
部に格納された前記全白ダミー信号を読み出し前記全白
が判定されないときは記憶した前記光電変換信号を読み
出す画像処理部と、前記全白ダミー信号および前記光電
変換信号を直列データに変換しかつ所定の伝送速度にし
たがって読み出すＰ／Ｓ変換回路と、読み出された前記
直列データを変調して回線に送出するモデム部とを含ん
で構成される。

〔実施例の説明〕

本発明は、１走査線を予め定められた画素数のブロック
に分割して走査しかつ信号制御のためのＣＰＵを利用し
て該ブロックごとにそれぞれの画素が黒か白かを判断し
て、判断結果に基づき該走査線が全白か否かを判定し、
全白のときは予め用意した全白ダミー信号を該走査線の
光電変換信号と置換して伝送する画像読取装置を実現す
るものである。

以下に、本発明の実施例について図面を参照して詳細に
説明する。

第２図は本発明の一実施例を示すブロック図で、画像読
取装置はイメージセンサ１１と、ＲＯＭ５と、Ｓ／Ｐ変
換回路１７、ＣＰＵ６′およびＲＡＭ、１８−１、１８
−２を備える信号処理部１６と、Ｐ／Ｓ変換回路７と、
モデム部９とを含んでｔｉ４成される。

第２図において、イメージセンサ１１は駆動回路を内蔵
しており、駆動回路からの走査制御パルスが発生したと
き走査クロックで自己走査し、走査制御パルスが消滅し
たとき走査を停止して次の走査制御パルスが発生したと
き前の停止位置の次のビットから走査を再開できるブロ
ック走査機能をもつ一次元のイメージセンサである。

本実施例ではＣＰＵ６′を８ビット汎用ＣＰＵとするの
で、１走査線を８ビットの画素数ごとのブロックに分割
して、間けつ走査するように走査制御パルスを設定する
。

ＲＯＭ５は予め定められた全白ダミー信号Ｗを格納する
記憶部である。全白ダミー信号Ｗは送信原稿を走査して
得られる１走査線に対応する画素数の１／２のビット数
で符号構成される１走査線に相当する信号で、受信側に
その走査線はスキップすることを通知する。

従って、送信原稿を走査して得られた通常の１走査線に
対応する光電変換信号の伝送時間を１１１ｍｓとすると
全白ダミー信号Ｗは５５．６ｍｓで伝送できる。

信号処理部１６はイメージセンサ１１から出力される８
画素分の光電変換信号ａをＳ／Ｐ変換回路１７で並列デ
ータに変換し、ＣＰＵ６′は８画素分の並列データをＳ
／Ｐ変換回路１７から受領して、１画素ごとに白（論理
１で与えられる）か黒（論理０で与えられる）かを判断
し、少くとも２個連続する黒画素の有無および孤立黒画
素を計数する。

同時に、８画素分の並列データをＲＡＭ１８−１または
ＲＡＭ１８−２のいずれかに記憶する。

この処理を１走査線を構成するそれぞれの光電変換信号
ａに対して５５．６ｍｓ内に順次実行し、１走査線に対
応する光電変換信号に少くとも２個連続した黒画素がな
くかつ孤立黒画素の総数が予め設定した数以下のときは
、その走査線は全白であると判定する。ただし、予め設
定した数はその走査線を全白としても実用上記録画質を
劣化させない範囲で定められる。

ＣＰＵ６′が全白を判断したときはＲＯＭ５に格納され
た全日ダミー信号Ｗを読み出す。

また、１走査線中に少くとも２個連続した黒画素がある
か、または、孤立黒画素の総数が予め設定した数を超え
るときはその走査線からの光電変換信号は必要な信号で
あるから、ＲＡＭ１８−１またはＲＡＭ１８−２のいず
れかに記憶したその走査線からの光電変換信号を読み出
す。

ＲＡＭ１８−１および１８−２はそれぞれ１走査線に対
応する光電変換信号を格納できる容量をもち、全白が判
定されないときは１方に書き込み他方に書き込まれた直
前の走査線からの光電変換信号を読み出すように交互に
書き込みおよび読み出しが行われ、全白が判定されたと
きはその走査線からの光電変換信号を読み出す代りに、
ＲＯＭ５から全白ダミー信号Ｗが読み出される。

なお、ＣＰＵ６′は上記のほかに前述した従来例のＣＰ
Ｕ６と同様の機能を有し、Ｐ／Ｓ変換回路７およびモデ
ム部９の動作は前述した従来例の場合と同様である。

第３図は第２図に示す実施例におけるＣＰＵ６′の信号
処理のフローチャートを示す。以下に、第３図に示す信
号処理の流れにそって第２図に示す実施例の動作を説明
する。

ＣＰＵ６′はイメージセンサ駆動開始のための走査スタ
ート信号ｂを出力する（２１）。イメージセンサ１１か
らの１ブロック８ビットの光電変換信号ａはＳ／Ｐ変換
回路１７で並列データ（以下８ビットデータと称す）に
変換され、ＣＰＵ６′はこの８ビットデータを受領しＲ
ＡＭ１８−１または１８−２に書き込む（２２）。Ｓ／
Ｐ変換回路１７はＣＰＵ６′に８ビットデータを渡すと
、次の８ビットの光電変換信号ａをイメージセンサ１１
に要求する。

ＣＰＵ６′は８ビットデータの１ビットごとに白（１）
黒（０）を判断し少くとも２個連続する黒画素を検出し
（２３）、連続黒画素の有無を判定して（２４）、有す
るときは連続黒画素有りを記憶する。

連続黒画素がないときは８ビットデータに含まれる孤立
黒画素を計数する（２５）。計数結果が予め設定した数
を超したか否かを検出し（２６）、超したときは設定数
オーバを記憶する。

１走査線に対応した８ビットデータの判定を終了したと
き（２７）、連続黒画素有りまたは孤立黒画素数の設定
数オーバが記憶されていないときは、全白と判定してＲ
ＯＭ５から全白ダミー信号Ｗを読み出す（２８）。

連続黒画素有りおよび孤立黒画素数の設定数オーバのい
ずれかが記憶されているときは、ＲＡＭ１８−１または
１８−２のいずれかに記憶された当該走査線に対応する
８ビットデータを読み出す（２９）。

また、１走査線分終了でないときは（２２）から繰返す
。

Ｐ／Ｓ変換回路７は読み出された全白ダミー信号Ｗおよ
び８ビットデータのいずれかを受領し、直列データに変
換して所定の伝送速度で読み出しモデム部９に供給する
と同時に、次の直列データをＣＰＵ６′に要求する。モ
デム部９は供給された直列データを変調して伝送路に送
出する。

１走査線の送出が完了したとき送信原稿の走査線１本分
の紙送りが行われ（３０）、以上を繰返すことによって
送信原稿１枚分の送信が終る（３１）。

走査およびＣＰＵ処理のタイミングとしては、一例をあ
げると１走査線を２１６ブロックに分割しそのうち信号
処理を要する画信号部分を１９２ブロックとしたとき、
１走査線の信号処理を５５．６ｍｓ以内に実施すると１
ブロック当りの処理時間は２８０μｓとなり、走査に４
０μｓ、ＣＰＵ処理に２４０μｓを当てることにより全
白判定をハードウェアで実行した場合より処理速度が遅
くなることはない。

〔発明の効果〕

以上述べたように、本発明によれば１走査線を予め定め
た画素数ごとのブロックに分割して走査しかつ全白判定
を別のハードウェアを設けることなくＣＰＵを共用する
ことによるそのソフトウェアで全白判定し、これにより
構成を簡潔なものとして安価にできる画像読取装置を実
現できるという効果がある。

【図面の簡単な説明】

第１図は従来の一例を示すブロック図、第２図は本発明
の一実施例を示すブロック図、第３図は第２図に示す実
施例におけるＣＰＵの信号処理のフローチャートである
。 図において、１、１１・・・・・イメージセンサ、２−
１、２−２・・・・・・ラインメモり、３・・・・・・
全白検出部、４・・・・・・信号制御部、５・・・・・
ＲＯＭ、６、６′・・・・・・ＣＰＵ、７・・・・・・
Ｐ／Ｓ変換回路、９・・・・・・モデム部、１６・・・
・・・信号処理部、ａ・・・・・・光電変換信号、Ｗ・
・・・・・全白ダミー信号。 代理人　弁理士　　内　原　　　晋 ４　／　冴 Ｚ　２図 そ　、３　図

Claims (1)

【特許請求の範囲】
1. １走査線を予め定められた画素数ごとのブロックに分割
   して間けつ走査し光電変換信号を出力するイメージセン
   サーと、予め定められたビット数をもつ１走査線分に相
   当する全白ダミー信号を格納する記憶部と、前記光電変
   換信号を記憶しかつ前記ブロックごとにそれぞれの画素
   が黒か白かを判断して少くとも２個連続した黒画素がな
   くしかも孤立黒画素を順次計数し前記１走査線に含まれ
   る前記孤立黒画素の数が予め定められた数以下のとき該
   走査線を全白と判定して前記記憶部に格納された前記全
   白ダミー信号を読み出し前記全白が判定されないときは
   記憶した前記光電変換信号を読み出す信号処理部と、前
   記全白ダミー信号および前記光電変換信号を直列データ
   に変換しかつ所定の伝送速度にしたがって読み出すＰ／
   Ｓ変換回路と、読み出された前記直列データを変調して
   回線に送出するモデム部とを含むことを特徴とする画像
   読取装置。