JPS59171221A - Ａ−ｄ／ｄ−ａ変換器の精度補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

アノーログデータをテイジタル計９機（以−トＣ１）Ｕ
て表わす）−′こ処理する場合には、アーノーロクデー
タをデジ／ルデコタに変換するアナログデジタル変換器
（以下Ａ−Ｄ変換器という）あるいはブジタルデータを
アナログデータば変換するデジタルアナログ変換器（以
下Ｄ−Ａ変換器という）を心安とすることはよく知られ
ている。 本発明はＡ−Ｄ　ｔだはＤ−Ａ（以下Ａ−Ｄ／Ｄ−Ａと
記す）変換器のティジタル信号部にコード変換用メモリ
を設けることにより、Ａ−Ｄ／Ｄ−Ａ変換器の変換精度
を変換速度を劣化させることなく、ＴＩ′１１．＊に向
上できる安価な回路方式を提供−することを目的とし、
本発明はアナログ信号計測／スラーム、アナロク信号に
よるメヵーズムのコンｔ・Ｄ−−ル等に利用できる効果
がある。 従来のＡ−Ｄ、Ｄ−Ａ両変換器は、大刀伯−号と出力信
号の間の直線性や温度によるアナ［コグ回路の特性変動
ｔ＆ｋｊ、回路雑音によるＪじ（−をアノ−ログ回路で
補ｒＥを行っていた。この方法はオフ七ノド補＋Ｅと呼
ばれ、チャイ・ル毎に行い１点のみ補ｉＥするので、精
度が悪く回路が大形になるという欠点かあった。ま／こ
ＣＰＵを持つ７ステノ、で（・」１、Ａ−Ｄ／’］’）
　−Ａ変換器の系の誤Ｘをあらかし、め６１１１定する
Ｃ−とｉ／（よ：：：ｉ、ｃｌ−’ｕのノントで誤差の
ネ山正を慣」つてい／、−ズフ悄１ｉｉ市の所”裁時１
１１１かｋきいことか欠点てあつ７′３・。訴４：１＝
、　ｔ：１高トキ１でデーメヒ、／１長の人き（”　（
１（ｉ　−ｊ１７７こは３２ビアノド／″１１ｔ１．Ｓ
−ど）ＣＰＵの出現と共に、より分解能の高い（ヒツト
長の人さい）高速高情１−θ二のＡ−Ｄ、／Ｄ−Ａ変換
器を要求さノ１でいるか、ｌ＋′ｉＩ１度と変換器ｔ＋
Ｃつ関係（・１相反するものである１、本発明はこれ１
らの欠点を取除くために行ったもので、本発明を実施回
路によって以ビ説明する。 第１　ｉｌは本発明を実施し７ムー２・スデムの構成ｉ
＋’ｌｉ図て、図中の］シ。Ｌ計４−）幾（ＣＰＵ）、
２はＡ−Ｄ変換器。 ３　ｉ−１：　Ｄ　−Ａ変換器、・１は装ｊｑ　、　！
ｉはデータ・・１ウ−丁イ１あＱｏい一１ＣＰＵＩか装
置（−例を示１−サ（・１加熱装置？シシＱ　’ｉＷ　
ｌ幾などである）４０モニク出力を監ネ昆（，４から一
汁ＩＩ、冒ｉ；１　’ｊｌＪ　ｊ’ｆコン］・Ｌコ−ノ

【情報を装置４１（へ二出勾−Ｊ−イ）・ス−１７４ｉ
□１′」成てば、辰−置・■のモー　ン出ＪＪＡ−０１
ＪＴを゛〕ソノ−・り情郵とすると１．−ｔｌをＣＰＵ
］、り匁出力部に捗続するには、ブータハイウエー１．
１−装置４Ｃ−）間にＡ−Ｄ変換器２を配設するＣとか
必要である。また仁のブスｆ　ノ、で人力された十；−
夕情報をＣＩ）　Ｕ　ｉか取込み、子の結果ｉ了すＬ−
り１ぎ号で装置４に出力する」４合、デー　タ・・・イ
ウニｃ、Ｊ　５’と装置４の間にＤ−Ａ変換器３を配設
する必要かを）る（ことはよく欠口られている。不発り
［１でｉｑｉ　Ａ−Ｉ）変換器２／Ｄ−Ａ変換器３の内
部に設ける：ｒ−１・変換用、メモリの作用が重要であ
るのでその動作ｋ、以下に説明する。 第２図は第１図中のＡ−Ｄ変換器２／Ｄ−Ａ変÷・史器
３の具体的７ダ構成例を示ずブｒ」ツク図である。 図中の記−弓から説明する。１ず２側の（）はＡＤＣＣ
Ａ−Ｄ変換器）、７はＡＤＤＲ（’７　トレス）入力で
指定された情報をそのＯＵＴに（並夕１１−まに−Ｉｒ
Ｊ的列（ｊＣ）出力−４−る回路で、ここでｉｄコード
変波用メモリとして１史用して（八るが、そのＥＮｇ了
−に”　０　”　（ｕ；号が入力−ｊ　２）と７の出力
回路が動作す／・。８は７ノーーー１・で、そのＥＮ端
子に’　０　”　（Ａ号か人力−する、し−人力を出力
するが出力ラインを、ノーしり７と共用りでいるので、
ＥＮ信′ｉ３に、その出力を）壬りとケ−１・のいずれ
ｊＣするかの選択に利用される。９は１／バ、ｇ（クー
ｉ−）で、Ｃ■）Ｔｊまたはブスト用スイッチから供給
される切暑用［６号であるＳＥＬ仁号を故転する。１／
ｖＯ，３側の１０ｉｄＤＡＣ（Ｄ−Ａ変換器）、ｌｌ（
づ７と同様のメモリ、１２は８と同様のクー１−１１３
は０と同様Ｃりイン・・−ターＣある。なおＡＤＣ、Ｄ
ＡＣ。 ／−モリに１）いては公知であるので説明に１．＾略す
る。 さらに第１図〜第２図中の■〜■て示した回路各部の波
形の−・例にｊ、第３図に示したようになる６、さて第
２図において装置値４のＡ−ＯＵＴより人力さねイρ−
γナロク伯号■、”ｉ　Ａ　Ｉ）ＣＧで一リンフリンク
されテ・１ンタル信号に変換される。その際アツロク＋
１ｆｆｉｌ路の！稍１’ｌて出力１８号にイこみか生じ
イ）。これ−：ｆ−１−大体例Ｃ小−１と、Ａ　Ｉ）Ｃ
回路６の人出力牛’ｌヒＩ：　Ｑ）−例（、，１第１表
のよ′）である。第１友中アナ「Ｊり人ノフ□１１斤は
■に、アカ［」グ出力市、圧（ζｔ（■に４［Ｉ尚−す
イ、”Ｏ／ｉニブこＬ（，２）にＬ５イア・タルイ直な
のてそ・６９６１則に一アｌ゛１」グ１：ｔ１（で対応
−］るフクーイ／′木ル１的を１６進Ｘり２桁て小し７
ブこ１第４図は第１人のデータをクジフとし−（−小し
／、〕もので、太線−実ｄ１１ｉ値による！稍性、破線
は１１ｆ：想の特性を示している。この理想持１１に袖
１丁ずろに（弓、第１表　　　　　　第２表 １０．２５１０１１１０．５　：０２□０．２５１０１
１１．　　□　１：（、。 °゛□°°□：”　ゾ“ｌ　ｌＯ，５１０２１１０，２
５１（閂。 ２．２５１０９１□１２．６２５：ｌ　ｌ　２．２！・
ｌ　’　９１：、　１０１．０６１２．５　’　０．Ａ
　１１２．７５１０Ｂ　：、　ｊ　２．５　塵ｉ′□２
　し８１゜□２．７５　’：　ＯＢ　２．８７５□　ｊ
　１２．７５１　（ＩＢ擲□０Δ：：：３　°Ｃ１１３
１０す１３　１０ｃ、”３１（ｌｃ：□ ３．２５１Ｏｒ）ｆ３．１２５”、　’、　３．２５　
’、ＯＪ）　１１３．５　１０Ｆ；　１：　Ｉ　・。 、３．５　　　１　０　Ｅ　　・ｌ：３．２５　　　ｉ
ｏＤ　　□　・　３．５　　　１　　（］　ト〕　　：
　４　　　　　：、　１置１３．７５　：、　ＯＦ’ン
３．３７　Ｊ　、　　、　ｌ：３．７　ａ　ｌ　０１・
′、、、ニア′丁）空白部はλ！Ｌイ以値となイ・第２
ン１のＡＤＣ６と逆！持・１４１．庖持つ回路を通せは
良い１−１Ｌかわ７かる。ぞこで７士り７に笹（！侍１
牛を長つバ２ラメータをちらかしめ、１：き込んでおき
、メモリ７のＡＤＤＲ（ア）・レスライ、／）にＡＤＣ
６の出力倍旧■を入力してやれ＆：ｌ：　、■にｉ−ｊ
　’ｆｍ正されたデータか得らＪする鶏である。（この
ように本発明ではＡＤＣ（ｉ　、　Ｉ）ＡＣ１”（１の
人出力特性は後述のようにあらかじめ１ｌｉｌ定してｂ
・くことが必要である３））−十プー第２表は第１表で
ンｉ・され／こ歪を袖１Ｆ、′するためのパラメータを
示づもので、たとえば■か１■の人力であったとき（■
（４第１表より２■となる。 ２Ｖ（ｒよブーイノタルレイ直て０８なのて、０８をメ
モリ７のＡＤＤＲに人力すると第２表からメモリ７は０
４を出力する。旧−アナ「コグ値−ＣＩＶとなるのて、
；呉；ｉ（・；［袖＋Ｅさ１またこと（（なる。／ζた
しディ／タル近似を行うのでラーーータＩ−ノド長を大
きくしるいと−ｌ了化誤差を１＼さく、、Ｂき存い１つ
４ブＣメ］セリ内く）・・ラメータに温度補ｉＥ　、）
Ｔｌｌ端金含め、メ七り７のＡ　Ｄ　Ｄ　Ｒ人力にン品
用−し青ｆｊも人力し５てやると苗に１及ネ甫干も「」
Ｊ能とな／こ）０ 次にノ千す７の逆特性バラノー１夕を１ｊｉｌｉ定−す
る回路について説明する。前記のように５ＥＬ（菖号と
いうのは、たとえはＣＩ）Ｕあるいｉ（ｔテスト用スイ
ッチから送らねる２値しベル信号で、次のようＫ　Ａ　
−Ｄ／Ｄ−Ａ変換器をコントロールする。い−ま５ＥＬ
Ｌ情号を０″にするとメモリ７は禁ＩＩ＝　ｒ’：　ｈ
２、ゲート８かイネーブルさね４）。この状帖て信鷺；
（２）はケート８を通１−てデータハでウェイに出７ナ
ノさＩ）−１第１メ１のＣＰＵ″′ｃＡ、ＤＣ６の人出
力特性か得られる。この人出力特性より逆特性パラメー
タをノ」−リフに１（ム・きみ、Ｓ　Ｅ　Ｌ　１信Ｂ■
を１″にするとゲート８　＋（＋禁市され、メモリ７が
動イノ「出力する。 Ｉ）−Ａ変換器３についてもＡ−Ｄ変換器２と同様に１
）ＡＣＩＯの持つ入出力特性により■のアナログ饋号出
力（ｒｉ歪む、この歪み補１Ｆを行うパラメータをメモ
リ１１に１１き込み使用すること（てより、■に補正さ
れたティシタ）Ｖ信号が得られる１、Ｃのティア・タル
値はＤＡＣＩＯの誤差を相殺する情報を含む仁とになり
、ＤＡＣの出力（ψには′悄度の良いノーナＤグ化−号
を出力することかできる。 １＼発明の要点であるメモリすなわ１：）楯度袖止用メ
（−りの機能説明はμ十のよってイ・コるが、このメモ
リに種々なパラメータをセットしておけはイモ意の波＋
ｓ　変換が行ス−るζ−とも本介、明の著しい効果であ
る。 つきにメモリガータ書込み手順を補足して説明−トる。 第２図においでＡ　−１）変換器６の入出力持ｔ／ｌか
らメモリ７ヘーフーータの１４込みをｒ−１うには、Ｓ
　ＥＬ＋信号■を０″とすれはゲ′−１・８かオンとな
り、ＡＤＣ６の出力かデータ・・イウＪ−１５に接続き
れる。ぞ（ＺてＡ’１）ＣＧの人力（Ｄに校止用基埠甑
しを人力すると、ＡＤＣ６の入出力特性か第１表のよう
に得らｔしるので、この特性を相殺−〕るブータをメモ
リ７に書みむことか必要であ・る。イージー、てこの時
メモリ７として丁”ＲＯＭ（ブト１グラ−１）１１・・
リ−１・−ｄンリメモリ）を使用−Ｊる場合には、Ａノ
ライン−ＣＲＯＭシｆメ（ＷＲＩＴＥＲ）を使用してデ
ータをフ】色み実装する１、１に一メモリ７としてＲＡ
Ｍ（シ／′ダムア、クセスメモリ）を使用する場合には
、ＲＡＭ１Ｊテータの書換か可能なので、第１図のＣＰ
ＵＩからメモリ７にデータ全書込めるように・・−ト構
成を行っておくことが必要である。ＲＡＭを使用する場
合にはＳＥＬ＋信号を用い、／ステム運転中に空き時間
を利用してオンラインで校正するととか可能である。 ＤＡＣｌｏに対するメ士す１１へのチータフ）込み手ｊ
Ｉ、白も５ＥＬｚ（名月を用いメモリ７と同様て行う。 すなわちＤＡＣｌｏの人力に校正用テイヅタル基準信号
を入力すると、ＤＡ、Ｃ１０の出力にアナロク信＞５か
出力され、このアナロクイ言号から誤差を検出して袖市
データを（４る。メ化り１１にＲＡＭを使用してオ／′
ラインで校正する場合には、ＤＡＣＩＯのアナ［コク出
力信号をＡＤＣを眞し７てテイジタル値に変換しｃ　ｐ
　ｕ　１に人力する心安がある。ＣＰＵＩでＱ」誤差を
検出して誤差補正データをメモリ１１に）す込Ｌｊ・こ
と（でなる。 以上の説明から明かなように、本発明の効果とするとこ
ろは、Ａ−ＤおよびＤ−Ａ変換の変換精度を変換速度を
劣化させることなく向上て′きることにある。変換速度
の点を考えると一定時間内にＣＰＵＩかアブログチー夕
を取１Δみ、計算し−〇装渦゛＆　Ｎ’＋算結果によっ
てコントロールする実時間フ・イートバノクゾスデム等
で＋ｄ、Ａ−ＤおよびＤ−ｆｉ。 変換：信の動作速度が高速であることが□必要条件であ
るので、ＣＰＵのソフトによる精度の補正は、フィー　
１・・・ツクｆｔｉ制御のくり返し７時間か会友と在る
ため行えない場合かある。しかし本発明１ｃよノドば用
途による産月ハートは増加するが、上記の実Ｉ禎間が最
小の」ム合においても充分な精度の補正を行いつるもの
でその効果（ｄ大きい。

【図面の簡単な説明】

第１図は本発明を実施したンスデムの構成例ブＬ」ツク
図、第２図は第１図中のＡ−Ｄ変換器と１）−’Ａ変換
器の］Ｉ〜１成例ブロック図、第３図（ｄ、第２図中の
（１）〜（６）で示した各部の波形図、′第４図ｂ−，
＋、第２図中のつ′ブ用１ゲーテイノタル゛変換器６の
人、出力特性例図である。 １−４１初眠（ＣＰＵ）、２・−Ａ−Ｄ変換器、；３・
　Ｄ−Ａａｍ器、４・・装置、５・・データハイウコ、
イ、６・・ＡＤＣ（Ａ−Ｄ変換器）、７．４１・−メモ
・す、８，１２・・ゲ−１・、９，１３・・インバー　
タ、１０・・・ＤＡＣ（Ｄ−Ａ変換器）。 −特許出願人　　国際電気株式会行 代　工■■五　人　　　犬　　塚　　　　　学外１名 頃　　１　　（２） 暦　２　　閃 ！ Ｌ□〜−□−、、、−、ｉ − 第　３　　関 一１４間 免　４　ｍ ＸノＶ　− １１１−

Claims (1)

【特許請求の範囲】
1. アナ■」グーブイ／タル（’　Ａ−Ｄ　）変換器および
   プイジタルーアツ［コグ（Ｄ−Ａ）変換器において、Ａ
   −Ｄ変換器ならその出力側（で、Ｄ−Ａ変換：）Ｋなら
   ぞの入力端に二：ｒ　−）補正用回路とし、て記憶回路
   （メ１：す）をそｊしぞれ８　ｈｃ　Ｌ　、これらのメ
   モリに（１’；、　’ｃフレぞねと直列に接続されるＡ
   −Ｄ−ｊ：だはＤ−Ａ変換ＨＫのあらかＬめｄ１１１汁
   した特１４Ｅてｉ１％要特性に補ｊ−Ｅ、　ｆヒ、Ｊ−
   ど、（・Ｃ要する逆肪性アークを補ＬＥ用コー　ドとし
   てあらンクｈＬめ□ル）込んておくことを一′十も気と
   するＡ−Ｄ／′Ｄ−Ａ　ゴ粗換器の＋ｔｊＩ！乏・１山
   ＩＪニ方法１．