JPS59169168A - 駆動用半導体装置 - Google Patents
駆動用半導体装置Info
- Publication number
- JPS59169168A JPS59169168A JP58043658A JP4365883A JPS59169168A JP S59169168 A JPS59169168 A JP S59169168A JP 58043658 A JP58043658 A JP 58043658A JP 4365883 A JP4365883 A JP 4365883A JP S59169168 A JPS59169168 A JP S59169168A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- substrate
- circuit
- driving
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサーマリヘットのような発光体を駆動する駆動
回路とその制御回路をＭＯＳにより構成した半導体装置
に於て、Ｐ基板を使用の場合には駆動回路をＮチャネル
ＭＯ８）ランジスタで構成し、も基板を使用の場合には
駆動回路をＰチャネルＭＯＳトランジスタで構成したＣ
！ＭＯ８半導体装置に関するものである。
回路とその制御回路をＭＯＳにより構成した半導体装置
に於て、Ｐ基板を使用の場合には駆動回路をＮチャネル
ＭＯ８）ランジスタで構成し、も基板を使用の場合には
駆動回路をＰチャネルＭＯＳトランジスタで構成したＣ
！ＭＯ８半導体装置に関するものである。
第１図に示すように従来１ｌ−１′ＮチャネルＭＯεト
ランジスタを駆動回路として使用する０Ｍ０６回路の場
合は、一般にｒ基板１を０Ｍ０８回路に使用する為に、
Ｎ基板１上にＰウェル２ｆ作りその中に駆動回路６を作
っていた。この為駆動回路３で大電流をスイッチングす
ると、駆動回路３のドレイン４からトリガ電流が発生し
、ドレイ／４からＰウェル２を通して、基板１へという
電流が流れ、基板１の上の他の０Ｍ０６１回路５のＰチ
ャネルＭＯ６）−’−ンジスタ６のソース７との間でｐ
ｎｐｕの４層構造によるｓｅｐ現象があられれて、ラッ
チアップが発生して半導体装置に大電流が流れて破壊す
る現象があった。
ランジスタを駆動回路として使用する０Ｍ０６回路の場
合は、一般にｒ基板１を０Ｍ０８回路に使用する為に、
Ｎ基板１上にＰウェル２ｆ作りその中に駆動回路６を作
っていた。この為駆動回路３で大電流をスイッチングす
ると、駆動回路３のドレイン４からトリガ電流が発生し
、ドレイ／４からＰウェル２を通して、基板１へという
電流が流れ、基板１の上の他の０Ｍ０６１回路５のＰチ
ャネルＭＯ６）−’−ンジスタ６のソース７との間でｐ
ｎｐｕの４層構造によるｓｅｐ現象があられれて、ラッ
チアップが発生して半導体装置に大電流が流れて破壊す
る現象があった。
第１図の例ではドレイン４に耐圧を越える電圧が発生し
たり、Ｐウェル２内にドレ〆ン４からトリガ電流が発生
する等の理由により、Ｎ基板１とＰウェル２及び駆動回
路３０ソース１９の間でＮＰＮ）ランジスタを構Ｗし、
Ｎ基板１の正電圧から駆ｗＪ累子６のソース１９に向か
って電流が流れる。一方ペースに相当するＰウェル２に
は周辺のＣＭ ＯＥのＰチャネルトランジスタ６のソー
ス７と基板１及びＰウェル２との間でＰＮＰ）ランジス
タを構成する事により正電荷が供給される。
たり、Ｐウェル２内にドレ〆ン４からトリガ電流が発生
する等の理由により、Ｎ基板１とＰウェル２及び駆動回
路３０ソース１９の間でＮＰＮ）ランジスタを構Ｗし、
Ｎ基板１の正電圧から駆ｗＪ累子６のソース１９に向か
って電流が流れる。一方ペースに相当するＰウェル２に
は周辺のＣＭ ＯＥのＰチャネルトランジスタ６のソー
ス７と基板１及びＰウェル２との間でＰＮＰ）ランジス
タを構成する事により正電荷が供給される。
従って前記ＮＦＮ）ランジスタは永久にＯＮする事にｆ
Ｘり基板１とＰチャネルトランジスタ乙のソース７の正
電圧からＮチャネルトランジスタのソース１９に向かっ
て大電流が流れることになり破壊に到る。第１図の構成
でラッチアップを防ぐにはＰウェル２を厚くしたり、Ｃ
ＭＯ８回路５と駆動師１路３との距離８を充分に離して
チップ上に配置するとか、ドレイン４の耐圧？上げる為
に拡散を深（するとか、ＤＭＯ８構造にするとか、駆動
回路をバイポーラにするとか等の配慮をしていた。
Ｘり基板１とＰチャネルトランジスタ乙のソース７の正
電圧からＮチャネルトランジスタのソース１９に向かっ
て大電流が流れることになり破壊に到る。第１図の構成
でラッチアップを防ぐにはＰウェル２を厚くしたり、Ｃ
ＭＯ８回路５と駆動師１路３との距離８を充分に離して
チップ上に配置するとか、ドレイン４の耐圧？上げる為
に拡散を深（するとか、ＤＭＯ８構造にするとか、駆動
回路をバイポーラにするとか等の配慮をしていた。
その為にチップサイズが大き（なり、工程も多（々る為
、価格上昇の原因に々つていた。−１従来電子装置は最
も低い電位をグランドにして、それより高い電圧を使う
例が多い。七の為Ｎ基板を使った半導体装置では最も高
い電位をグランドにするので、それより低い電圧を使う
為に駆動回路と制御回路が一緒になっている半導体装置
等では。
、価格上昇の原因に々つていた。−１従来電子装置は最
も低い電位をグランドにして、それより高い電圧を使う
例が多い。七の為Ｎ基板を使った半導体装置では最も高
い電位をグランドにするので、それより低い電圧を使う
為に駆動回路と制御回路が一緒になっている半導体装置
等では。
他の回路と電源を共通に出来ずＮ基板の使用に問題があ
った。特にサーマルヘッドのドライバト制御回路にＭＯ
８回路を使う場合、Ｎ基板を使った０ＭＯ８構成では、
湿゛も高い電圧をグランドとした勇電源に方る為に従来
の装置との互換性が方（問題であった。更にまたサーマ
ルヘッドではラッチアップ現象を防ぐ事が最大の課題で
ある。ラッチアップは一般に外部からのノイズによるが
第１図の例では大電流を高電圧でスイッチングする為に
生ずる駆動素子３のドレイン４から発生するトリガ電流
が原因となる。
った。特にサーマルヘッドのドライバト制御回路にＭＯ
８回路を使う場合、Ｎ基板を使った０ＭＯ８構成では、
湿゛も高い電圧をグランドとした勇電源に方る為に従来
の装置との互換性が方（問題であった。更にまたサーマ
ルヘッドではラッチアップ現象を防ぐ事が最大の課題で
ある。ラッチアップは一般に外部からのノイズによるが
第１図の例では大電流を高電圧でスイッチングする為に
生ずる駆動素子３のドレイン４から発生するトリガ電流
が原因となる。
本発明は以上の問題点を解決する為に、サーマルヘッド
のドライバーと制御回路の半導体装置等に、Ｐ基板を使
い、ＮチャネルＭＯＳトランジスタを駆動回路とし、更
に制御回路をＰ基板を使った０ＭＯ８構成とすると共に
ラッチアップを防ぐためにドレイン４の耐圧を越えたシ
又はドレイン４に蓄積された電荷によシ発生するトリガ
電流によりドレイン４０周辺の接合の電位が変わらない
ようにすることを目的としたものである。
のドライバーと制御回路の半導体装置等に、Ｐ基板を使
い、ＮチャネルＭＯＳトランジスタを駆動回路とし、更
に制御回路をＰ基板を使った０ＭＯ８構成とすると共に
ラッチアップを防ぐためにドレイン４の耐圧を越えたシ
又はドレイン４に蓄積された電荷によシ発生するトリガ
電流によりドレイン４０周辺の接合の電位が変わらない
ようにすることを目的としたものである。
以下１図面にもとづいて本発明の半導体装置の実施例を
詳細に説明する。
詳細に説明する。
第２図に本発明の第一の実施例を示す。この第一の実施
例はＰ基板を使いトチャネルＭＯ８）ジンジスタ３によ
り抵抗体１１（たとえばサーマルヘッド）またはダイオ
ード（たとえば発光体）を駆動する場合の例を示す。制
御回路９は低い正電圧端子１５とグランド端子１４の間
に接続され。
例はＰ基板を使いトチャネルＭＯ８）ジンジスタ３によ
り抵抗体１１（たとえばサーマルヘッド）またはダイオ
ード（たとえば発光体）を駆動する場合の例を示す。制
御回路９は低い正電圧端子１５とグランド端子１４の間
に接続され。
低い電源１８で駆動される。制御回路９の出力１６は抵
抗体１１を駆動する為の高い電圧を出力する電源１２の
正電圧端子１５とグランド端子１４との間の電圧に変換
する為のレベルシフト１０に接続される。レベルシフト
１０の出力１７により抵抗体１１を駆動する駆動素子の
ＮチャネルＭＯ１３）ランジスタ５のゲートを可変して
トランジスタ３を切り換える事により抵抗体１１を制御
する。低い電圧１８は一般に＋４．’５７〜＋５５Ｖの
電圧が使われる。高い電圧１２ば＋１２Ｖ〜＋３０ｖの
電圧が使われる。第３図に第一の実施例の工ＩＣのシリ
コン基板の断面図を示す。この第一の実施例は大電流を
高電圧でスイッチングする素子のドレイン周辺にラッチ
アップの原因となるＰムＰＨの４層構造を無くしだ。す
々わち、第６図に示すように駆動素子３の周辺にＮＰＮ
）ランジスタ構成が々（ｈるように基板をＮ＄板からＰ
基板に変更した為にドレイン４からの） １７ガ電流け
Ｐ基板２０に吸収されてし甘い原理的にラッチアップの
原因とｈらｈい。このように第一の実施例でけＮチャネ
ルＭＯＥ！ トランジスタを駆動素子としたＰ基板を使
った例を示したが、第４図に示す第二の実施例のように
駆動素子としてアチャネルＭＯ６）ランジスタを使う為
にＮ基板を使っても同様の事が有メる事は当然である。
抗体１１を駆動する為の高い電圧を出力する電源１２の
正電圧端子１５とグランド端子１４との間の電圧に変換
する為のレベルシフト１０に接続される。レベルシフト
１０の出力１７により抵抗体１１を駆動する駆動素子の
ＮチャネルＭＯ１３）ランジスタ５のゲートを可変して
トランジスタ３を切り換える事により抵抗体１１を制御
する。低い電圧１８は一般に＋４．’５７〜＋５５Ｖの
電圧が使われる。高い電圧１２ば＋１２Ｖ〜＋３０ｖの
電圧が使われる。第３図に第一の実施例の工ＩＣのシリ
コン基板の断面図を示す。この第一の実施例は大電流を
高電圧でスイッチングする素子のドレイン周辺にラッチ
アップの原因となるＰムＰＨの４層構造を無くしだ。す
々わち、第６図に示すように駆動素子３の周辺にＮＰＮ
）ランジスタ構成が々（ｈるように基板をＮ＄板からＰ
基板に変更した為にドレイン４からの） １７ガ電流け
Ｐ基板２０に吸収されてし甘い原理的にラッチアップの
原因とｈらｈい。このように第一の実施例でけＮチャネ
ルＭＯＥ！ トランジスタを駆動素子としたＰ基板を使
った例を示したが、第４図に示す第二の実施例のように
駆動素子としてアチャネルＭＯ６）ランジスタを使う為
にＮ基板を使っても同様の事が有メる事は当然である。
第５１にＮ基板を使った第４図に示す第二の実施例の■
ｏの断面図を示す。伺第三の実施例として第２図に示す
レベルシフト回路１０の構成を昇圧回路で実現した例を
第６図に示す。
ｏの断面図を示す。伺第三の実施例として第２図に示す
レベルシフト回路１０の構成を昇圧回路で実現した例を
第６図に示す。
レベルシフト回路１０を昇圧回路で構成した場合は高い
電圧を有する電源１２の正電圧１３に近い電圧を出力１
７に発生させるようにする。
電圧を有する電源１２の正電圧１３に近い電圧を出力１
７に発生させるようにする。
第６図の特徴としては制御部と駆動部の電源を分離する
ことができるのでノイズに強（なる。
ことができるのでノイズに強（なる。
次に全システムを高い電源１２で駆動する為に第２Ｍの
システム構Ｗに定電圧回路２５（またけ降圧回路でもよ
い）を付加した第四の実施例を第７図に示す。側倒回路
９け定電圧回路２５の出方により動作する。
システム構Ｗに定電圧回路２５（またけ降圧回路でもよ
い）を付加した第四の実施例を第７図に示す。側倒回路
９け定電圧回路２５の出方により動作する。
第７−の回路構成であるも単一電源ですむ為に電源コス
ト及び電源シーケンス等の問題が自動的に解決出来る。
ト及び電源シーケンス等の問題が自動的に解決出来る。
次に駆動回路をＰチャネルＭＯＥ！）ランジスタ２７と
Ｎチャネルトランジスタ６から々るＣλ＋ＯＳ構成とし
た時の第五の実施例を第８図に示す。この場合は抵抗体
１１をＮチャネルＭＯ８）ランジスタで駆動する為Ｋｐ
基板を使用して（１！ＭＯ８を作る工程を使用する。逆
にＦチャネルＭＯ８を駆動回路とするときはＮ基板を使
用した０ＭＯ８工程を使用する。
Ｎチャネルトランジスタ６から々るＣλ＋ＯＳ構成とし
た時の第五の実施例を第８図に示す。この場合は抵抗体
１１をＮチャネルＭＯ８）ランジスタで駆動する為Ｋｐ
基板を使用して（１！ＭＯ８を作る工程を使用する。逆
にＦチャネルＭＯ８を駆動回路とするときはＮ基板を使
用した０ＭＯ８工程を使用する。
以上本発明の実施例について述べてきたが近年サーマル
ヘッドの普及が一段と加速されたり。
ヘッドの普及が一段と加速されたり。
ＬＥＤプリンタレーザプリンタ、ディジトロンのマ）
ＩＪツクス表示等の応用が広がり高速高電圧大電流動作
の要求が一段と高まっている。バイポーラ素子は素子密
度が高するにつれて消費電流高速性の面から限界にきて
いるのでＭＯ８回路が使われ、特に本発明のようにＣＭ
Ｃｌ８を使った制剖回路は消費電流高速性動作の面で極
めて勝れており。
ＩＪツクス表示等の応用が広がり高速高電圧大電流動作
の要求が一段と高まっている。バイポーラ素子は素子密
度が高するにつれて消費電流高速性の面から限界にきて
いるのでＭＯ８回路が使われ、特に本発明のようにＣＭ
Ｃｌ８を使った制剖回路は消費電流高速性動作の面で極
めて勝れており。
カッ駆動回路力Ｍ ＯＦ” ：ｉけｃＭｏｓ″′ｃ、Ｎ
成されるのでバイポーラ素子を使った場合の執暴走がｆ
！（々る稟から極めて信頼性の高いかつ経済的々ドライ
バーが構成が可能となる。またラッチアップ現象がＣＭ
Ｏ８構戚にあった車と、大電流高耐圧の動作にＭＯＥ又
げＣ！ＭＯ８は不向きとの概念からＭＯＢ又はＣＭ Ｏ
Ｓは太市流設・耐圧ドライバーには使われてこ方かった
が、本発明を採用する事に！すＭＯＥ）回路の欠点がか
（カリ、サーマルヘッド等に使われるならば、今後要求
される高速性高信頼性低コスト化に対する効果は絶大に
ものがある。
成されるのでバイポーラ素子を使った場合の執暴走がｆ
！（々る稟から極めて信頼性の高いかつ経済的々ドライ
バーが構成が可能となる。またラッチアップ現象がＣＭ
Ｏ８構戚にあった車と、大電流高耐圧の動作にＭＯＥ又
げＣ！ＭＯ８は不向きとの概念からＭＯＢ又はＣＭ Ｏ
Ｓは太市流設・耐圧ドライバーには使われてこ方かった
が、本発明を採用する事に！すＭＯＥ）回路の欠点がか
（カリ、サーマルヘッド等に使われるならば、今後要求
される高速性高信頼性低コスト化に対する効果は絶大に
ものがある。
第１図は従来の駆動用半導体装置の断面図、第２図は本
発明の第一の実施例のシステム構度図。 第３ＵｇＩけ本発明の給−の実施例の断面図。 第４図けＰｆセヌルＭＯＢをドライバに使用した場合の
本発明の第二の実施例１のシスモム構扉図。 第５図は第４）の第二の実施例の断面図。 第６図は本発明のヴ三の実姉例のシステム構故図。 第７図は本発明の第四の実施例のシス子ム構ｗ図。 一第８図は駆動回路ｉ０Ｍ、Ｏ８とした本発明の第五の
実施例のシステム構成り１である。 １・・Ｎ基板 ２・・・ｒウェル ３・・・駆動回路 ４・・・ドレイン ７．１９・・・ソース ５・・・０Ｍ０８回路 ６．２１，２２，２３．２７・・・ＰチャネルＭＯ８）
ランジスタ ８・・ソースとの距離 ９・・・・・・制陶１回路 １０・・・・・・レベルシフト回路 １１・・・・・・発熱あるいけ発光抵抗体またはダイオ
ード １２・・・・・・高電圧電源 １４・・・・・・グランド電位 １５・・・・・・正電圧 １６．１７・・・・・・出力 ２０・・・・・・Ｐ基板 ２４・・・・・・最低電圧 以］ 出願人 株式会社 第二精玉舎 代理人 弁理士 最上 務 第４図 ／４ 第５図 ｂ 第７図
発明の第一の実施例のシステム構度図。 第３ＵｇＩけ本発明の給−の実施例の断面図。 第４図けＰｆセヌルＭＯＢをドライバに使用した場合の
本発明の第二の実施例１のシスモム構扉図。 第５図は第４）の第二の実施例の断面図。 第６図は本発明のヴ三の実姉例のシステム構故図。 第７図は本発明の第四の実施例のシス子ム構ｗ図。 一第８図は駆動回路ｉ０Ｍ、Ｏ８とした本発明の第五の
実施例のシステム構成り１である。 １・・Ｎ基板 ２・・・ｒウェル ３・・・駆動回路 ４・・・ドレイン ７．１９・・・ソース ５・・・０Ｍ０８回路 ６．２１，２２，２３．２７・・・ＰチャネルＭＯ８）
ランジスタ ８・・ソースとの距離 ９・・・・・・制陶１回路 １０・・・・・・レベルシフト回路 １１・・・・・・発熱あるいけ発光抵抗体またはダイオ
ード １２・・・・・・高電圧電源 １４・・・・・・グランド電位 １５・・・・・・正電圧 １６．１７・・・・・・出力 ２０・・・・・・Ｐ基板 ２４・・・・・・最低電圧 以］ 出願人 株式会社 第二精玉舎 代理人 弁理士 最上 務 第４図 ／４ 第５図 ｂ 第７図
Claims (5)
- （１）発熱あるいけ発光あるいはダイオード等の抵抗体
を駆動するＭＯ’ｆＥ構造の駆動用半導体装置に於て駆
動回路内の駆動用ＭＯ８）ランジスタが半導体基板上に
直接つ（られる事を特徴とする駆動用半導体装置。 - （２）基板をＰ型とすると共に前言ｉ″駆動回路を駆ｓ
用Ｎ−ｙ−ヤネルＭ Ｏ、Ｓ ）ランジヌタとする事を
特徴とする特許請求の範囲第１項記載の駆動用半導体装
置。 - （３）基板をＮ ｇｌとすると共に前言ｅ駆動回路を駆
動用のチャネルＭ’Ｏ８）ランジスタとする事を特徴と
する特許請求の範、囲第１項記載の駆動用半導体装置。 - （４）基板をＰ型にすると共に前記駆動回路を０Ｍ０８
回路としかつ前記ＣＭ、Ｏ’Ｅ１回路内のＮチャ、ｚ＃
ＭＯ８）ランジスタを駆動用トランジスタを駆動用トラ
ンジスタとする事を特徴とする特許請求の範囲第１項記
載の駆動用半導体装置。 - （５）基板をＮ型にすると共に前記駆動回路を０Ｍ０８
回路としかつ前ｇｐ （１！ Ｍ Ｏ８回路内のＰチャ
ネルＭ ＯＳ ｌ−ランジヌタを駆動用トランジスタと
する事を特徴とする特許請求の範囲第１項記載の駆動用
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58043658A JPS59169168A (ja) | 1983-03-16 | 1983-03-16 | 駆動用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58043658A JPS59169168A (ja) | 1983-03-16 | 1983-03-16 | 駆動用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59169168A true JPS59169168A (ja) | 1984-09-25 |
Family
ID=12669951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58043658A Pending JPS59169168A (ja) | 1983-03-16 | 1983-03-16 | 駆動用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59169168A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037468A (ja) * | 1973-08-02 | 1975-04-08 | ||
| JPS53136977A (en) * | 1977-05-04 | 1978-11-29 | Seiko Instr & Electronics Ltd | Driving circuit |
-
1983
- 1983-03-16 JP JP58043658A patent/JPS59169168A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037468A (ja) * | 1973-08-02 | 1975-04-08 | ||
| JPS53136977A (en) * | 1977-05-04 | 1978-11-29 | Seiko Instr & Electronics Ltd | Driving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289334A (en) | CMOS on-chip ESD protection circuit and semiconductor structure | |
| US3435295A (en) | Integrated power driver circuit | |
| JP2589938B2 (ja) | 半導体集積回路装置の静電破壊保護回路 | |
| JPH0833438B2 (ja) | テスト・モ−ド始動回路 | |
| US5291069A (en) | Bipolar H write driver | |
| JPS59169168A (ja) | 駆動用半導体装置 | |
| US6529356B2 (en) | Power polarity reversal protecting circuit for an integrated circuit | |
| JP2004222119A (ja) | 半導体集積回路 | |
| EP0426547B1 (en) | Bi-CMOS circuit | |
| JPH06103839B2 (ja) | 半導体論理回路 | |
| US5103119A (en) | Ttl-level bicmos driver | |
| JPH043619A (ja) | 半導体集積回路 | |
| JPH0758615A (ja) | 半導体集積回路 | |
| US5838185A (en) | Multiple individual Kelvin emitter connections to reduce current flow through parasitic diode | |
| JP2659269B2 (ja) | 静電気保護回路 | |
| JPH0457297A (ja) | 半導体記憶装置 | |
| US5287047A (en) | Motor drive circuit and motor drive system using the same | |
| JPS6059818A (ja) | 半導体集積回路装置 | |
| JPH0786525A (ja) | Ｃｍｏｓ出力回路及びそれを用いた半導体集積回路 | |
| JPH0795036A (ja) | 半導体装置 | |
| JPH0364121A (ja) | ＢｉＣＭＯＳ論理装置 | |
| JPH0613868A (ja) | バイ−ｃｍｏｓ出力回路 | |
| JP2003174356A (ja) | 過電圧保護回路、当該過電圧保護回路を備える半導体装置及び実装基板 | |
| JP2652906B2 (ja) | モータドライバ回路 | |
| KR100632567B1 (ko) | 이에스디(ｅｓｄ) 보호회로 |