JPS59165176A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、入力した画像データを記憶し、記憶した画
像データを処理する画像処理装置に関するものである。

従来の画像処理装置の構成を第１図に示す。図中、（１
）は画像データを該画像処理装置へ入力する画像データ
入力装置、（２）は入力された画像データを記憶する画
像メモ’Ｊ、（３１は画像メモ１月２）に記憶された画
像データのアクセス単位をアクセスするためのアドレス
・データを記憶するアドレス・レジスタ、（４）は図示
されていない計算機またはキーボードから該画像処理装
置に対する制御情報が入力されるコントローラである。

以下、この画像処理装置１にの動作を第２図を用いて説
明する。第２図は９画像メモＩＪ（２ｉ％模式図的に表
した一例である。点線によって区切られた個々の領域は
メモリ・セルであシ、この画像メモリのアクセス単位で
あり１画像データが記憶されている。また個々のメそり
・セルに対し、１６進数で、アドレスが割当てられてお
り、このアドレスデータがアドレス・レジスタ（３）　
Ｋ記憶されているとき、該当するメモリ・セルがアクセ
スされる。

た画像メモリ領域に記憶されている画像データを処理し
、処理された結果の画像データを、それぞた画像メモリ
領域に記憶させる場合を考える。まが出力され、アドレ
スレジスタ（３ｉ　Ｋ　記憶すれる。

アドレス・レジスタ（３）に記憶されたアドレス・デモ
リ・セル（ト）がアクセスされ、メモリ・セル（ト）に
記憶されている画像データがコントローラ（４）に読出
される。読出された画像データは、コントローラ（４）
で処理される。続いて、コントローラ（４）よシ・レジ
スタ（３）に記憶される。アドレス・レジスタ（３）に
記憶δれたアドレス・アークλ２０υＵに便つて画像メ
モリの該当するメモリ・セル（至）がアクセスされ、コ
ントローラ（４）よシメモリ・セル（ト）に記憶された
画像データの処理結果の画像データか出力サレメモリセ
ル（至）に書込まれる。次にコントローラ（４）よシア
ドレス・データＸ″１００１’が出力サレ、アドレス・
レジスタ（３）に記憶される。アドレス・レジスタ（３
）に記憶されたアドレスデータ・セル（イ）がアクセス
され、該メモリ・セルに記憶されている画１采データが
、コントローラ（４）Ｋ読出される。読出式れた画像デ
ータは、コントローラ（４）で処理される。続いて、コ
ントローラ（４）より。

アドレス・データＸ　２００１°が出力され、アドレス
・レジスタ（３）にＦ己憶される。アドレス・レジスタ
（３）に記憶されたアドレス・データＸ’２００１に従
って画像メモリの該当するメモリ・セル（イ）がアクセ
スされ、コントローラ（４１よシメモリ・セル（３）に
記憶された画像データの処理結果の画像データか出力さ
れメモリ・セル（イ）に書込まれる。Ｆ［ｖｃしてメモ
ル・セル（す〜（イ）に記憶された画像データは、それ
ぞれ逐次コントローラ（４）に読出され、処理され、処
理結果の画像データはメモリ・セル（イ）〜（コ〕に書
込まれる。

このような動作をする従来の画像処理装置では。

画像メモリ（２）に記憶されている画像データの読出し
、または画像メモリ（２）へ画像データの書込みを行な
うために、該当するメモリ・セルをアクセスするための
アドレス・データをコントローラ（４）よシ逐次出力し
、アドレス・レジスタ（３）に記憶させる必要があ９２
時間がかかった。また２画像メモリ（２）の個々のメモ
リ・セルに割当てられたアドレスがＮ（Ｎは自然数）ビ
ットで、与えられるのに対しコントローラ（４）から同
時に出力できるデータ殴がＮビットよシ小さい場合、コ
ントローラ（４）から、メモリ・セルをアクセスするた
めのアトＬ／ス・データを２回以上に分割して出力し、
アドレス・レジスタ（３）に記憶させる必要があった。

本発明は従来の画像処理装置のこのような欠点をなくす
ためになされたもので、コントローラからの制御（ｉ号
に従い記憶しているアドレス・デー’）Ｋｌｆ、：ｌｒ
ｊ加算または減算可能な２個のアドレス・レジスタをも
ち、それぞれ画像データの読出し用と、画像１モリへの
書込み用とに使い分け、コントローラによるアドレス・
レジスタへのアドレス・データ設定に要する時間の短棺
を目的とする。

第３図は、この発明による画像処理装置の一例を示す構
成ブロック図である。図中、　１１＋　、　＋２１　、
　＋４１は、第１図と同じものである。（３）は１画像
メモリに記憶された画像データを読出すだめのアドレス
・データを記憶しコントローラ（４）からの制御信号に
従い記憶しているアドレス・データに１だけ加算または
減算可能な第１のアドレス・レジスタ。

（５）は画像データ書込みの対象となる画像メモリのメ
モリ・セルをアクセスするだめのアドレス・データを記
憶し、コントローラ（４）からの制御信号に従い記憶し
ているアドレス・データにまたけ加算また曙減算可能な
第２のアドレス・レジスタ、（６）はコントローラ（４
）が画像データの読出しを要求している場合は、第１の
アドレス・レジスタ（３）に記憶されているアドレスデ
ータに従って、コントローラ（４）から該当するメモリ
・セルへのアクセスを可能とし、またコントローラ（４
）が画像データの書込みを要求している場合は、第２の
アドレス・レジスタ（５）に記憶されているアドレス・
データに従ってコントローラ（４）から該当するメモリ
・セルへのアクセスを可能とするセレクタである。

以下、第３図の画像処理装置の動作を、第２図を用いて
説明する。従来の画像処理装置の動作を説明した例と同
、嵌アドレスＸ１００Ｏ〜Ｘ　１００４が割当゛てられ
た画像メモリ領域に記憶されている画像データを処理し
、処理された結果の画像データを、それぞれアドレスＸ
　２０００〜Ｘ　２００４が割当てられた画像メモリ領
域に記憶させる場合を考える。まず、コントローラ（４
）よシアドレス・データＸ１００Ｏが出力され第１のア
ドレス・レジスタ（３）に記憶される。セレクタ（６）
は、コントロ／ 一う（４）から出力される制御信号によシ第１のアドレ
ス・レジスタ（３）を透択し、第１のアドレス・レジス
タ（３）に記憶されているアドレス・データ人１ｏ００
１ｃ［って、コントローラ（４）　カラメモリセル（ト
）へのアクセスを可能とする。コントローラ（４）は、
メモリ・セル（７）に記憶されている画像データを読出
し処理する。続いてコントローラ（４）よシアドレス・
データＸ１００４が出力され、第２のアドレス・レジス
タ（５）に記憶される。セレクタ（６）は、コントロー
ラ（４）から出力される制御信号により、第２のアドレ
ス・レジスタ（５）を選択し、第２のアドレス・レジス
タ（５）に記憶きれているアドレス・データＸ１００４
に従ってコントローラ（４）から、メモリセル（ト）へ
のアクセスを可能とする。

コントローラ（４）はメモリ・セル（イ）に記憶されて
いる画像データを処理した結果の画像データを、メモリ
・セル（至）に凋：込む。次に、コントローラ（４）よ
り、第１のアドレス・レジスタ（３）および第２のアド
レス・レジスタ（５）に対し、記憶されているアドレス
・データに１だけ加算する制御信号を出力する。この結
果第１のアドレス・レジスタ（３）にはアドレス・デー
タＸ　１００１が記憶され第２のアドレス・レジスタ（
５）にはアドレス・データＸ　２００１が記憶される。

セレクタ（６）は、コントローラ（４）から出力される
制御信号により第１のアドレス・レジスタ（３）を選択
し、第１のアドレス・レジスタ（３）に記憶されている
アドレス・データＸ　１０（Ｈに従ってコントローラ（
４）からメモリ・セル（イ）へのアクセスを可能とする
。コントローラ（４）は、メモリ・セル（イ）Ｋ記憶さ
れている画像データを読出し。

処理する。続いてセレクタ（６）は、コントローラ（４
）から出力される制御信号により第２のアドレス・レジ
スタ（５）全選択し、第２のアドレス・レジスタ（５）
に記憶されているアドレス・データＸ　２００１に従っ
てコントローラ（４）からメモリ・セル（イ）へのアク
セスを可能とする。コントローラ（４）はメモリ・セル
（イ）に記憶されている画像データを処理した結果の画
像データをメモリ・セル（至）に書込む。同様にして、
第１のアドレス・レジスタ（３）および第２のアドレス
・レジスタ（５）に記憶されているアドレス・データは
、コントロール（４）からの制御信号によシ同時に１ず
つ加算され、メモリ・セル（す〜（イ）に記憶されてい
る画像データは逐次、コントローラ（４）に読出され、
処理された結果の画像データは、それぞれメモリ・セル
（イ）〜に）に書込まれる。

以上の説明かられかるように、この画像処理装置では９
画像メモリの読出し領域の先頭のアドレスおよび２画像
メモリの書込み領域の先頭のアドレスが、それぞれ第１
のアドレス・レジスタ（３）および第２のアドレス・レ
ジスタ（５）に記憶され、＠初の画像データが処理され
た後は２次の画像データの読出しおよび書込みのだめの
第１のアドレス・レジスタ（３）および第２のアドレス
・レジスタ（５）のアドレス・データ、の設定は、コン
トローラ（４）からの制御信号の出力によシ、同時に行
表われる。

さらに画像メモ１月２）の個々のメモリ・セルにツリ当
てられたアドレスがＮビットで与えられるのに対し、コ
ントローラ（４）から同時に出力できるデータ量がＮビ
ットよυ小さい場合でも、２番目以降の画像データの処
理のだめの第１のアドレス・レジスタ（３）および第２
のアドレス・レジスタ（５）のアドレス・データの設定
は、コントローラ（４）からの１回の制御信号の出力に
より同時に行なわれる。従って、２個以上の画像データ
を処理するためにアドレス・レジスタへのアドレス・デ
ータ設定に要する時間の短縮が可能である。

なお、上記の動作例は、特別なものではなく一般に処理
対象としての画像データは多量で画像メモリの読出し領
域および書込み領域では、メモリ・セルに対して連続し
たアドレスの割当てが行なわれるのが通常であるから、
この発明によれば画像メモリに記憶された画像データを
処理するためのアドレス・レジスタへのアドレス・デー
タ設定に要する時間を短縮することができる。

また、上記の動作例では、低いアドレスが割当てられた
メモリ・セルに記憶された画像データから順に高いアド
レスが割当てられたメモリ・セルに記憶された画１象デ
ータが処理され、処理された結果は、低いアドレスが割
当てられたメモリ・セルから１狐に、高いアドレスが割
当てられたメモリ・セルに書き込まれる場合を示したが
、コントローラ（４）から出力される制御信号により、
第１のアドレス・レジスタ（３）および第２のアドレス
・レジスタ（５）に記憶されているアドレス・データを
１だけ減算することもできるから、上記の例のアドレス
順と逆のアドレス順で９画像データを処理する場合も同
様の動作と効果が期待できる。

【図面の簡単な説明】

第１図は従来の画像処理装置の構成図、第２図は従来の
画は処理装置およびこの発明による画像処理装置の動作
を説明するだめの画像メモリの模式図、第３図はこの発
明による画像処理装置の一実施例の構成図である。 図中、（１）は画はデータ入力装置、（２）は画商メモ
リ、（３）と（５）はアドレス・レジスタ、（４）はコ
ントローラ、（６）はセレクタである。 なお図中、同一あるいは相゛当部分には同一符号を付し
である。 代理人　　葛　野　信　− 第１図 第２図 第　３　図

Claims (1)

【特許請求の範囲】
1. 画像データを入力する手段と１画像データを記憶する手
   段と、前記画像データの記憶手段に記憶された画像デー
   タを読出すだめの読出しアドレス・データを記憶する手
   段と、前記画像データの記憶手段に画像データを書込む
   ための書込みアドレス・データを記憶する手段と９画滓
   データを読出す時は前記読出しアドレスデータの記憶手
   段に記憶された読出しアドレス・データを１画像データ
   を書込む時は前記書込みアドレス・データの記憶手段に
   記憶された書込みアドレス・データを前記画像データの
   記憶手段に与えるためのアドレス・データ切換え手段と
   、前記読出しアドレス・データの記憶手段に記憶された
   読出しアドレス・データ、および前記書込みアドレス・
   データの記憶手段に記憶された書込みアドレス・データ
   に同時に１を加算または減算する制御手段と１画像デー
   タを処理する手段とを備えたことを特徴とする画像処理
   装置。