JPS59154535A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS59154535A JPS59154535A JP58028038A JP2803883A JPS59154535A JP S59154535 A JPS59154535 A JP S59154535A JP 58028038 A JP58028038 A JP 58028038A JP 2803883 A JP2803883 A JP 2803883A JP S59154535 A JPS59154535 A JP S59154535A
- Authority
- JP
- Japan
- Prior art keywords
- block
- received
- character
- counting area
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明に内部メモリに格納した伝送制御プログラムによ
りデータの送受信をブロック単位で転送制御する通信制
御装置に関し、特にその受信文字の取消しとデータバッ
ファブロックの再設定制御に関する。
りデータの送受信をブロック単位で転送制御する通信制
御装置に関し、特にその受信文字の取消しとデータバッ
ファブロックの再設定制御に関する。
（ｆ来技術の説明）
従来方式による通信制御装置の一例を関連装置と共に第
１図に示す。
１図に示す。
第１図において、１は一回線以」二を含む回線アダプタ
Ｌ Ａ Ｉ−Ｉ、Ａ ｎ により構成された回線アダ
プタ群、２け通信制御装置、３は転送制御装置、４は中
央処理装置、５け主記憶装置である。通信制御装置２は
プロセサ２１とメモリ２２とから成立つ。
Ｌ Ａ Ｉ−Ｉ、Ａ ｎ により構成された回線アダ
プタ群、２け通信制御装置、３は転送制御装置、４は中
央処理装置、５け主記憶装置である。通信制御装置２は
プロセサ２１とメモリ２２とから成立つ。
従来、この種の装置により受信動作を行う場合には、第
１図に示すように回線Ｌｒ〜Ｌｎにそれぞれ接続された
個々の回線アダプタＬＡｉ −ＬＡ ｎにより回線Ｌ
１− Ｌ ｎからの受信ビットを文字に組立て、−文字
の組立てが完了すると処理要求をプロセサ２１に送出し
ていた。プロセサ２１は処理要求を受付けると、メモリ
２２から該当回線ｌの回線制御ワードＬＣＷｉを読込み
、伝送制御プログラム’ｒ ｃ ｐを実行して受信文字
を該当する同線アダプタＬＡｌから入力していた。ここ
で、ｉｌｄ′１゜２、・・・ｎのうち、処理要求を送出
した該自回線を表わす記号である。
１図に示すように回線Ｌｒ〜Ｌｎにそれぞれ接続された
個々の回線アダプタＬＡｉ −ＬＡ ｎにより回線Ｌ
１− Ｌ ｎからの受信ビットを文字に組立て、−文字
の組立てが完了すると処理要求をプロセサ２１に送出し
ていた。プロセサ２１は処理要求を受付けると、メモリ
２２から該当回線ｌの回線制御ワードＬＣＷｉを読込み
、伝送制御プログラム’ｒ ｃ ｐを実行して受信文字
を該当する同線アダプタＬＡｌから入力していた。ここ
で、ｉｌｄ′１゜２、・・・ｎのうち、処理要求を送出
した該自回線を表わす記号である。
そこで、通信制御装置２は伝送制御プログラムＴＣＰ内
、あるいは回線皿ｊ御ワードＬＣＷｉ内に設定されてい
る複数の区切り文字と受信文字とを比較し、受信文字が
いずれの区切り文字とも一致しなり場合には、ブロック
制御ワードＢＣＷ＋〜Ｂ ＣＷ ｎ から該当回線のア
ドレス計数領域Ａ Ｉ） Ｒを読出し、主記憶装置５上
のデータバッファブロックＤＢＢ＋−ＤＢＢｎに転送制
御装置３を通して受信文字を書込み、ブロック制御ワー
ドのアドレス計数領域ＡＤＨ，および範囲計数領域ＲＮ
Ｇを次の転送のために更新していた。このとき、範囲計
数領域ＲＮＧの内容がＯＫなると以降の受（Ｑ動作が停
止し、回線制御ワードＬＣＷ＋〜Ｌ ＣＷ ｎの回線状
態ＳＴＳに範囲完了のステータスを設定し、転送制御装
置３を通して中央処理装置４に割込みを発生して受信動
作の終了を通知していた。また、受信文字がいずれかの
区切や文字と一致した場合には、いず゛れの区切シ文字
を検出したかを示すステータスを回線状態ＳＴＳに設定
し、以降の受信動作を停止して中央処理装置４に割込み
を発生させていた。中央処理装置４は回線状態ＳＴＳを
調査し、割込み要因が範囲完了、あるいはブロックｌ取
消１〜文字受信以外のときには、該当する受信チータブ
ロックを有効とみなしてデータ処理を行っていた。一方
、割込み要因がブロック取消し文字受信のときには、該
当受信データブロックを無効とみなし、再度、データバ
ッファブロックＤＢＪ３＋〜ＤＢＢｎの開始アドレスを
アドレス計数領域ＡＤＨに設定Ｉ〜、さらに範囲情報を
範囲計数領域ＲＮＧに設定し直して受信動作の開始を指
示していた。
、あるいは回線皿ｊ御ワードＬＣＷｉ内に設定されてい
る複数の区切り文字と受信文字とを比較し、受信文字が
いずれの区切り文字とも一致しなり場合には、ブロック
制御ワードＢＣＷ＋〜Ｂ ＣＷ ｎ から該当回線のア
ドレス計数領域Ａ Ｉ） Ｒを読出し、主記憶装置５上
のデータバッファブロックＤＢＢ＋−ＤＢＢｎに転送制
御装置３を通して受信文字を書込み、ブロック制御ワー
ドのアドレス計数領域ＡＤＨ，および範囲計数領域ＲＮ
Ｇを次の転送のために更新していた。このとき、範囲計
数領域ＲＮＧの内容がＯＫなると以降の受（Ｑ動作が停
止し、回線制御ワードＬＣＷ＋〜Ｌ ＣＷ ｎの回線状
態ＳＴＳに範囲完了のステータスを設定し、転送制御装
置３を通して中央処理装置４に割込みを発生して受信動
作の終了を通知していた。また、受信文字がいずれかの
区切や文字と一致した場合には、いず゛れの区切シ文字
を検出したかを示すステータスを回線状態ＳＴＳに設定
し、以降の受信動作を停止して中央処理装置４に割込み
を発生させていた。中央処理装置４は回線状態ＳＴＳを
調査し、割込み要因が範囲完了、あるいはブロックｌ取
消１〜文字受信以外のときには、該当する受信チータブ
ロックを有効とみなしてデータ処理を行っていた。一方
、割込み要因がブロック取消し文字受信のときには、該
当受信データブロックを無効とみなし、再度、データバ
ッファブロックＤＢＪ３＋〜ＤＢＢｎの開始アドレスを
アドレス計数領域ＡＤＨに設定Ｉ〜、さらに範囲情報を
範囲計数領域ＲＮＧに設定し直して受信動作の開始を指
示していた。
一上記・ヒ処理においては、中央処理装置４による処理
に不用となる無効な受信データブロックの受信完了割込
みを中央処理装＃４の内部において発生させ、中央処理
装置４において受信データブロックの破簀、およびデー
タバツラアブロツクＤＢＢ＋〜Ｄ Ｂ Ｂ ｎ の再設
定を行わなければならないだめ、中央処理装置４の負荷
が増大するという欠点があった。
に不用となる無効な受信データブロックの受信完了割込
みを中央処理装＃４の内部において発生させ、中央処理
装置４において受信データブロックの破簀、およびデー
タバツラアブロツクＤＢＢ＋〜Ｄ Ｂ Ｂ ｎ の再設
定を行わなければならないだめ、中央処理装置４の負荷
が増大するという欠点があった。
（発明の目的）
本発明の目的は、プロセサとメモリとを備えて受信デー
タブロックの受信中にブロック泡消し文字を受信した場
合、受信データブロックの堆消しとデータバッファブロ
ックの再設定とを行うことにより、外部の中央処理装置
の９荷を軽減することができる通信制御装置を桿供する
ことにある。
タブロックの受信中にブロック泡消し文字を受信した場
合、受信データブロックの堆消しとデータバッファブロ
ックの再設定とを行うことにより、外部の中央処理装置
の９荷を軽減することができる通信制御装置を桿供する
ことにある。
（発明の構成）
本発明による通信制御装置はメモリとプロセサとを具備
していて、中央処理装置と主記憶装置とに接続されてい
る。メモリは伝送制御プログラムと、一つ以上の回線の
それぞれに対応した一つ以上の回線制御ワードと、一つ
以上の回線のそれぞれに対応した一つ以上のブロック制
御ワードとを格納するためのものである。プロセサは一
つ以−ヒの回線のそれぞれに対応して設けられた一つ以
上の回線アダプタのうち、任意のものからの処理要求を
受付けて回線制御ワードのうちの対応するものと、伝送
制御プログラムとをメモリから読出してデータ送受信制
御を行うだめのものである。本発明による通信制御装置
では、ブロック制御ワードに含まれているアドレス計数
領域と範囲計数領域とにより指定された主記憶装置上の
データバッファブロックの位置と、送受信データの転送
とを制御している。
していて、中央処理装置と主記憶装置とに接続されてい
る。メモリは伝送制御プログラムと、一つ以上の回線の
それぞれに対応した一つ以上の回線制御ワードと、一つ
以上の回線のそれぞれに対応した一つ以上のブロック制
御ワードとを格納するためのものである。プロセサは一
つ以−ヒの回線のそれぞれに対応して設けられた一つ以
上の回線アダプタのうち、任意のものからの処理要求を
受付けて回線制御ワードのうちの対応するものと、伝送
制御プログラムとをメモリから読出してデータ送受信制
御を行うだめのものである。本発明による通信制御装置
では、ブロック制御ワードに含まれているアドレス計数
領域と範囲計数領域とにより指定された主記憶装置上の
データバッファブロックの位置と、送受信データの転送
とを制御している。
本発明による通信制御装置においては、次のような動作
を特徴としている。すなわち、通信制御装置の内部のメ
モリに格納されたそれぞれの回線制御ワードに受信文字
計数領域と文字保持領域とを設けておく。受信文字計数
領域はデータバッファブロックへ受信文字を書込むごと
に書込まれた文字数を表示するためのもので、書込みが
行われるごとにその内容が更新される。文字保持領域は
中央処理装置によυ指定されたブロック取消し文字を格
納するためのものである。そこで、受信文字計数領域の
内容をクリアしてから受信動作を開始する０受信文字を
データバッファブロックに書込むための受信データ転送
において、受信文字とブロック取消し文字保持領域に格
納されている文字とが一致した時には、受信文字をデー
タバッファブロックに転送せず、受信文字計数領域に格
納されている割数値によりアドレス計数領域の内容と範
囲計数領域の内容とをそれぞれ初期状態になるように補
正し、データバッファグロックに関して初期状態から受
信文字の転送を再開するようにしている。
を特徴としている。すなわち、通信制御装置の内部のメ
モリに格納されたそれぞれの回線制御ワードに受信文字
計数領域と文字保持領域とを設けておく。受信文字計数
領域はデータバッファブロックへ受信文字を書込むごと
に書込まれた文字数を表示するためのもので、書込みが
行われるごとにその内容が更新される。文字保持領域は
中央処理装置によυ指定されたブロック取消し文字を格
納するためのものである。そこで、受信文字計数領域の
内容をクリアしてから受信動作を開始する０受信文字を
データバッファブロックに書込むための受信データ転送
において、受信文字とブロック取消し文字保持領域に格
納されている文字とが一致した時には、受信文字をデー
タバッファブロックに転送せず、受信文字計数領域に格
納されている割数値によりアドレス計数領域の内容と範
囲計数領域の内容とをそれぞれ初期状態になるように補
正し、データバッファグロックに関して初期状態から受
信文字の転送を再開するようにしている。
（実施例）
次に本発明について図面を参照して詳細に説明する。
第２同月本発明による通信制御装置の一実施例を関連＠
置と共に示したブロック図である。第２図において、１
００ｄ−回線以」二を含む回線アダプタＬ Ａ ＋〜Ｌ
Ａｎにより構成された回線アダプタ群、２００け通信制
御装置、３００は転送制御装置、４００は中央処理装置
、５００は主記憶装置である。通信制御装置２００はプ
ロ七す２１０とメモリ２２０とから成立つ。
置と共に示したブロック図である。第２図において、１
００ｄ−回線以」二を含む回線アダプタＬ Ａ ＋〜Ｌ
Ａｎにより構成された回線アダプタ群、２００け通信制
御装置、３００は転送制御装置、４００は中央処理装置
、５００は主記憶装置である。通信制御装置２００はプ
ロ七す２１０とメモリ２２０とから成立つ。
第２図において、一つ以上の回線Ｌ１−Ｌｎｔｊ：それ
ぞれ回線アダプタＬＡＩ −ＬＡ ｎ に接続しであ
る。回線アダプタＬＡ＋＝ＬＡｎｌ”ｌ：プロセサ２１
０に接続してあり、各回線アダプタからの要求が処理さ
れる。メモリ２２０は回線対応の回線制御ワードＬＣＷ
Ｉ〜Ｌ ＣＷ ｎと、ブロック制御ワードＢ ＣＷ＋
〜Ｂ ＣＷ ｎと、伝送制御プログラムＴＣＰとを格納
するだめのメモリである。ブロック制御ワードＢ ＣＷ
＋−Ｂ ＣＷ ｎ は主記憶装置５００上のデータバッ
ファブロックＤＢＢｌ−ＤＢＢｎのロケーンヨンアドレ
スを計数するためのアドレス計数領域ＡＤＲと、範囲を
計数するための範囲計数領域ＲＮＧとを含むものである
。回線制御ワードＴ、 ＣＷ＋ −Ｌ ＣＷ ｎは回線
状初領域ＳＴＳと、データバッファブロックＤＢＢ＋〜
ＤＢＢｎＫ書込まれた受信文字数を表示するための受信
文字計数領域ＣＣＮと、ブロック取消し文字保持領域Ｃ
ＡＮと。
ぞれ回線アダプタＬＡＩ −ＬＡ ｎ に接続しであ
る。回線アダプタＬＡ＋＝ＬＡｎｌ”ｌ：プロセサ２１
０に接続してあり、各回線アダプタからの要求が処理さ
れる。メモリ２２０は回線対応の回線制御ワードＬＣＷ
Ｉ〜Ｌ ＣＷ ｎと、ブロック制御ワードＢ ＣＷ＋
〜Ｂ ＣＷ ｎと、伝送制御プログラムＴＣＰとを格納
するだめのメモリである。ブロック制御ワードＢ ＣＷ
＋−Ｂ ＣＷ ｎ は主記憶装置５００上のデータバッ
ファブロックＤＢＢｌ−ＤＢＢｎのロケーンヨンアドレ
スを計数するためのアドレス計数領域ＡＤＲと、範囲を
計数するための範囲計数領域ＲＮＧとを含むものである
。回線制御ワードＴ、 ＣＷ＋ −Ｌ ＣＷ ｎは回線
状初領域ＳＴＳと、データバッファブロックＤＢＢ＋〜
ＤＢＢｎＫ書込まれた受信文字数を表示するための受信
文字計数領域ＣＣＮと、ブロック取消し文字保持領域Ｃ
ＡＮと。
中央処理装置４００からのコマンドを保持するだめのコ
マンド領域ＣＭＤとを含む。
マンド領域ＣＭＤとを含む。
受信動作の開始指示に先立ち、中央処理装置４００は転
送制御装ｅ３００を経由してデータバッファブロックＤ
ＢＢＩ〜ＤＢＢｎの開始アドレスとブロック範囲値とを
、それぞれアドレス旧教領域ＡＤＨと範囲計数領域ＲＮ
Ｇとに書込み、ブロック取消し文字をブロック取消し文
字保持領域ＣＡＭに書込む。中央処理装置４００からの
コマンド領域ＣＭ Ｄへの受信動作の開始指示により、
プロセサ２１０は該当する回線の回線制御ワードＬ Ｃ
Ｗ ＋ ＝ Ｌ ＣＷ ｎ を、プロセサ２１０の内
部のレジスタに読込み、伝送制御プログラムＴＣＰの実
行を開始する。該当回線の受信文字旧敵領域ＣＣＮの内
容をクリアした後、回線アダプタＬ Ａ １〜ＬＡｎは
受信動作を開始し、プロセサ２１０け伝送制御プログラ
ムＴＣＰの実行を糾了して回線アダプタＬＡ＋＝ＬＡｎ
からの受信文字処理要求を待つ。回線アダプタＬＡｉに
おいて受信文字処理要求が発生すると、プロセサ２１０
１−を該当する回線制御ワードＬＣＷｉを選択し、その
内容を内蔵するレジスタに読込む。その後、伝送制御プ
ログラムＴＣＰの実行を開始し、受信文字を回線アダプ
タＬ Ａ １からプロセサ２１０の内部のレジスタに読
取り、受信文字と伝送制御プログラムＴＣＰ。
送制御装ｅ３００を経由してデータバッファブロックＤ
ＢＢＩ〜ＤＢＢｎの開始アドレスとブロック範囲値とを
、それぞれアドレス旧教領域ＡＤＨと範囲計数領域ＲＮ
Ｇとに書込み、ブロック取消し文字をブロック取消し文
字保持領域ＣＡＭに書込む。中央処理装置４００からの
コマンド領域ＣＭ Ｄへの受信動作の開始指示により、
プロセサ２１０は該当する回線の回線制御ワードＬ Ｃ
Ｗ ＋ ＝ Ｌ ＣＷ ｎ を、プロセサ２１０の内
部のレジスタに読込み、伝送制御プログラムＴＣＰの実
行を開始する。該当回線の受信文字旧敵領域ＣＣＮの内
容をクリアした後、回線アダプタＬ Ａ １〜ＬＡｎは
受信動作を開始し、プロセサ２１０け伝送制御プログラ
ムＴＣＰの実行を糾了して回線アダプタＬＡ＋＝ＬＡｎ
からの受信文字処理要求を待つ。回線アダプタＬＡｉに
おいて受信文字処理要求が発生すると、プロセサ２１０
１−を該当する回線制御ワードＬＣＷｉを選択し、その
内容を内蔵するレジスタに読込む。その後、伝送制御プ
ログラムＴＣＰの実行を開始し、受信文字を回線アダプ
タＬ Ａ １からプロセサ２１０の内部のレジスタに読
取り、受信文字と伝送制御プログラムＴＣＰ。
あるいは回線制御ワードＬ ＣＷ ｉに設定されている
区切り文字、およびブロック取消し文字保持領域ＣＡＮ
の内容などと比較する。受信文字がいずれの特別ガ文字
にも一致しない場合には、該当する回線Ｌｉに対応した
ブロック制御ワードＢＣＷｉの内部にあるアドレス計数
領域ＡＤＨによセ指定されたデータバッファブロックＤ
ＢＢｉのローテーションに受信文字を書込み、受信文字
旧教領域ＣＣＮの内容に対して１を加算する。次に受信
された文字のためにアドレス計数領域ＡＤＨに１を加賀
し、範囲計数領域ＲＮＧの内容から１だけ減獅する。そ
の結果、範囲言４数領域ＲＮＧの内容が０でなければ、
伝送制御プログラムＴＣＰの実行を終了して次の受信文
字処理要求の発生を待つ。
区切り文字、およびブロック取消し文字保持領域ＣＡＮ
の内容などと比較する。受信文字がいずれの特別ガ文字
にも一致しない場合には、該当する回線Ｌｉに対応した
ブロック制御ワードＢＣＷｉの内部にあるアドレス計数
領域ＡＤＨによセ指定されたデータバッファブロックＤ
ＢＢｉのローテーションに受信文字を書込み、受信文字
旧教領域ＣＣＮの内容に対して１を加算する。次に受信
された文字のためにアドレス計数領域ＡＤＨに１を加賀
し、範囲計数領域ＲＮＧの内容から１だけ減獅する。そ
の結果、範囲言４数領域ＲＮＧの内容が０でなければ、
伝送制御プログラムＴＣＰの実行を終了して次の受信文
字処理要求の発生を待つ。
一方、範囲計数領域ＲＮＧの内容が０であれば回線状態
領域ＳＴＳに範囲完了のステータスを格納し、転送制御
装置３００を経由して中央処理装置４００に割込みを発
生させ、以降の受信動作を停止させるだめの処理を行っ
た後、伝送制御プログラムＴＣＰの実行を終了する。
領域ＳＴＳに範囲完了のステータスを格納し、転送制御
装置３００を経由して中央処理装置４００に割込みを発
生させ、以降の受信動作を停止させるだめの処理を行っ
た後、伝送制御プログラムＴＣＰの実行を終了する。
受信文字が区切９文字と一致した場合には、受信した区
切シ文字の種別を示すステータスを回線状態領域ＳＴＳ
に格納する。そこで、中央処理装置４００に割込みが発
生し、以降の受信動作を停止させて伝送制御プログラム
ＴＣＰの実行が終了する。割込みを検出した中央処理装
置４００では該当する回線状態領域ＳＴＳの内容とアド
レス計数領域ＡＤＲの内容とを読出し、割込み要因と。
切シ文字の種別を示すステータスを回線状態領域ＳＴＳ
に格納する。そこで、中央処理装置４００に割込みが発
生し、以降の受信動作を停止させて伝送制御プログラム
ＴＣＰの実行が終了する。割込みを検出した中央処理装
置４００では該当する回線状態領域ＳＴＳの内容とアド
レス計数領域ＡＤＲの内容とを読出し、割込み要因と。
データバッファブロックＩ）ＢＢｌへの受信文字の転送
の最終ロケーションとを認知する。
の最終ロケーションとを認知する。
受信文字がブロック取消し文字保持領域ＣＡＮの内容と
一致した場合には、該当する回線Ｌ ｉのアドレス計数
領域Ａ Ｄ Ｈの内容から受信文字ｎ１数領域ＣＣＮの
内容を減算し、アドレス言４数領域ＡＤＲに格納し、範
囲計数領域ＲＮＧの内容に受信文字ｎ１数領域ＣＣＨの
内容を加算し、範囲計数領域ＲＮＧに格納し、データバ
ッファブロックＤＢＢｉ の開始アドレスとブロック
範囲値とを初期状態に戻す、その後、受信動作を継続し
たまま伝送制御プログラムＴＣＰの実行を約７して、次
の受信文字処理要求の発生を待つ。
一致した場合には、該当する回線Ｌ ｉのアドレス計数
領域Ａ Ｄ Ｈの内容から受信文字ｎ１数領域ＣＣＮの
内容を減算し、アドレス言４数領域ＡＤＲに格納し、範
囲計数領域ＲＮＧの内容に受信文字ｎ１数領域ＣＣＨの
内容を加算し、範囲計数領域ＲＮＧに格納し、データバ
ッファブロックＤＢＢｉ の開始アドレスとブロック
範囲値とを初期状態に戻す、その後、受信動作を継続し
たまま伝送制御プログラムＴＣＰの実行を約７して、次
の受信文字処理要求の発生を待つ。
（発明の効果）
本発明には以上説明したように、プロセサとメモリとを
備えて受信データブロックの受信中にブロック取消し文
字を受信した場合、受信データブロックの取消しとデー
タバッファブロックの再設定とを行うことにより、中央
処理装置へのブロック取消し処理の割込みがなくなり、
中央処理装置の負荷を軽減することができ、これにより
通信制御の処理を円滑に行うことができるという効果が
ある。
備えて受信データブロックの受信中にブロック取消し文
字を受信した場合、受信データブロックの取消しとデー
タバッファブロックの再設定とを行うことにより、中央
処理装置へのブロック取消し処理の割込みがなくなり、
中央処理装置の負荷を軽減することができ、これにより
通信制御の処理を円滑に行うことができるという効果が
ある。
第１図は従来方式によシブログラム制御形のブロック転
送モードで動作する通信制御装置の一例ヲ示スブロック
図である。 ９ＰＪ２図は本発明によりプログラム制御形のブロック
転送モードで動作する通信制御装置の一実施例を示すブ
ロック図である。 １．１００・・・回線アダプタ群 ２．２００・・・通信制？ｎ装置 ２１．２１０＠・・プロセサ ２２．２２０噛・・メモリ ３．３００・・・転送制御装置 ４．４００・・・中央処理装置 ５．５００・・・主記憶装置 Ｌｌ 〜Ｌｎ ・ ・ ・ 回 線Ｌ Ａ １
〜ＬＡｎ・・・回線アダプタＬＣＷ＋〜ＬＣＷｎ ・・
・回線制御ワ ドＢＣＷ＋〜Ｂ ＣＷ ｎ・・・ブロッ
ク制ｔｌｌワー ドＴＣＰ・・・伝送制御プログラム ＤＢＢ＋−ＤＢＢｎ 拳・データバツファフ゛口゛ツク
ＣＭＤ・・・コマンド領域 ＳＴＳ・・・回線状態領域 ＣＣＮ・・・ブロック取消し文字保持領域ＡＤＲ・・・
アドレス計数領域 ＲＮＧ・・・範囲計数領域
送モードで動作する通信制御装置の一例ヲ示スブロック
図である。 ９ＰＪ２図は本発明によりプログラム制御形のブロック
転送モードで動作する通信制御装置の一実施例を示すブ
ロック図である。 １．１００・・・回線アダプタ群 ２．２００・・・通信制？ｎ装置 ２１．２１０＠・・プロセサ ２２．２２０噛・・メモリ ３．３００・・・転送制御装置 ４．４００・・・中央処理装置 ５．５００・・・主記憶装置 Ｌｌ 〜Ｌｎ ・ ・ ・ 回 線Ｌ Ａ １
〜ＬＡｎ・・・回線アダプタＬＣＷ＋〜ＬＣＷｎ ・・
・回線制御ワ ドＢＣＷ＋〜Ｂ ＣＷ ｎ・・・ブロッ
ク制ｔｌｌワー ドＴＣＰ・・・伝送制御プログラム ＤＢＢ＋−ＤＢＢｎ 拳・データバツファフ゛口゛ツク
ＣＭＤ・・・コマンド領域 ＳＴＳ・・・回線状態領域 ＣＣＮ・・・ブロック取消し文字保持領域ＡＤＲ・・・
アドレス計数領域 ＲＮＧ・・・範囲計数領域
Claims (1)
- 中央処理装置と主記憶装置とに接続されていて、伝送制
御プログラムと、一つ以上の回線のそれぞれに対応した
一つ以上の回線制御ワードと、一つ以上の回線のそれぞ
れに対応した一つ以上のブロック制御ワードとを格納す
るためのメモリと、前記一つ以上の回線のそれぞれに対
応して設けられた一つ以上の回線アダプタのうちの任意
のものからの処理要求を受付けて前記回線制御ワードの
うちの対応するものと一１前記伝送制御プログラムとを
前記メモリから読出してデータ送受信制御を行うだめの
プロセサとを具備し、前記ブロック制御ワードに含まれ
るアドレス計数領域と範囲計数領域とにより指定された
前記主記憶装置上のデータバッファブロックの位置と送
受信データの転送とを制御するように構成した通信制御
装置において、前記一つ以上の回線制御ワードのそれぞ
れの内部ニ対して前記データバッファブロックへ受信文
字を書込むごとに書込まれた文字数を表示すべく更新さ
れる受信文字計数領域と、前記中央処理装置により指定
されたブロック取消し文字を格納するためのブロック取
消し文字保持領域とを設け、前記受信文字計数領域の内
容をクリアしてから受信動作を開始せしめ、受信文字を
前記データバッファブロックに書込むだめの受信データ
転送において前記受信文字と前記ブロック取消し文字保
持領域に格納されている文字とが一致したときには前記
受信文字を前記データバッファブロックに転送せず、前
記受信文字計数領域に格納されているけ［数値によシ前
記アドレス計数領域と前記範囲計数領域との内容をそれ
ぞれ初期状態になるよう補正し、前記データバッファブ
ロックに関して初期状態から前記受信文字の転送を再開
するように構成したことを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028038A JPS59154535A (ja) | 1983-02-22 | 1983-02-22 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028038A JPS59154535A (ja) | 1983-02-22 | 1983-02-22 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59154535A true JPS59154535A (ja) | 1984-09-03 |
Family
ID=12237563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58028038A Pending JPS59154535A (ja) | 1983-02-22 | 1983-02-22 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59154535A (ja) |
-
1983
- 1983-02-22 JP JP58028038A patent/JPS59154535A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6199121B1 (en) | High speed dynamic chaining of DMA operations without suspending a DMA controller or incurring race conditions | |
| US20100169546A1 (en) | Flash memory access circuit | |
| JP2001229115A (ja) | Ａｔａｐｉコマンド処理方式 | |
| JPH0212363A (ja) | コンピユータ・システムの初期設定方法及びその装置 | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| US6718405B2 (en) | Hardware chain pull | |
| JPS59154535A (ja) | 通信制御装置 | |
| JPH1027097A (ja) | フラッシュｒｏｍのデータ書換え方法および装置 | |
| JPS59154534A (ja) | 通信制御装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2005025371A (ja) | ディスクアレイ装置及びデータ書き込み制御方法 | |
| JPS6269309A (ja) | 周辺装置初期化制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JP2604604B2 (ja) | スタック制御装置 | |
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JPH04195454A (ja) | マイクロコンピュータ装置 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPS6232830B2 (ja) | ||
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 |