JPS59153377A

JPS59153377A - シエ−デイング補正装置

Info

Publication number: JPS59153377A
Application number: JP58027299A
Authority: JP
Inventors: Sunao Nagashima; 直長島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-02-21
Filing date: 1983-02-21
Publication date: 1984-09-01
Also published as: US4814877A; JPH0449830B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、′重子ファイル、ファクシミリ等における画
像信号のシェーディング補正を行なうシェーディング補
正装置に関する。

従来技術近年、原稿をＣＣＤ等の固体撮像素子を使用して読み取
り、読み取ったアナログ′ｉに気信号をさらにデジタル
信号に変換し様々なデジタル処理を施し、光学ディスク
や磁気ディスク等に記憶せしめたり、プリンタで像形成
したり、また、遠隔地に送信したりすることが多くなっ
ている。デジタル技術の進歩により、蛍光灯の発光むら
、光学系の光度分布のむら、ＣＯＤの感度むら等に起因
するシェーディングをデジタル信号に対して補１■する
ことがイ〒なわれるようになっている。こうしたデジタ
ル信号によるシェープインク補１１冊回路は・１１白色
基べ１板等を読取ることによって得た袖市伯をＲＡＭに
記憶し、原稿読取によって得た被補正デジタル信号の入
力と同時にこれを読み出し演算回路に入力して演算処理
するものが大゛１′：である。

然し、技術の進歩により処理する被補正デジタル信号の
周波数が高くなり、これにともない動作速度の高速化が
要求されるようになり、また、補正処理内容の高度化に
より、特に演算回路が複雑になり生産コストが高くなる
という欠点が出て来ている。

１」的本発明は、上記の欠点を解消し、複雑な補正処理にも柔
軟に対応可能なシェーディング補正装置を提供すること
を［］的としている。

実施例以下、実施例をもとに本発明の詳細な説明を行なう。

第１図は、本発明を適用可能な原稿読み取り装置の簡略
化した構成図である。

原稿台９１−に読取面を下向きに置かれた原稿を蛍光灯
２で照明し、反射ミラー３，５、光学レンズ６を介して
ＣＣＤ７Ｊ−に原稿像を結像する。蛍光灯２、反射ミラ
ー３，５は不図示の光学系モータによりカイト・レール
８に沿って移動し原稿台９上の原稿を走査する。Ｃ０Ｄ
７では、原稿からの反射光の強弱を所定画素単位の電気
信号に変換して、原稿画像を読取る。本実施例において
は、蛍光灯２の発光むら、反射ミラー３．５の汚れ等に
よる濃度むら、光学レンズ７の光度分布のむら等に起因
するシェーディングを除去する。本実施例においては、
原稿載置領域外に設けたシェープインク補正板１を」−
記原稿走査に先だって読み取り、しかる後原稿走査を行
ないシェーディング補正を行なうものである。シェーデ
ィング補正板ｌは上記シェーディングの４１１１定基帖
となる板で全面を例えば白く均一に塗ったものである。

第２図は、本発明を実施したシェーディング補正を行な
うだめの電気回路の概略構成を示す構成図である。

ＣＣＤ　７で電気信号に変換された原稿像は増幅回路１
０で増幅されＡ／Ｄ変換回路１１でアナログ信号からデ
ジタル信号に変換される。変換された信号は、シェーデ
ィング補正回路１２に人力されシェープインク補正をさ
れ、後段の処理回路に送られる。さらに詳細な本発明に
よるシェープインク補正回路１２の説明を第３図、第４
図を使用して行なう。

第３図は、本発明によるシェープインク補正回路の具体
的な構成図である。

タイミング回路２０．２２．２９は１例えばＴＩ社のＴ
ＴＬ７４ＬＳ３７４のようなりタイプ・フリフプ・フロ
ンブ回路で、不図示の駆動クロシンｔこ同期して入力画
像信号を保持しタイミングを整える（動きをする。ゲー
ト回路２１は、例えばＴＩ社のＴＴＬ７４ＬＳ２４４の
ように出力がハイφインピーダンスに制御可能なものを
使用し、シェーディング補正板１を読み取って得た信号
（シェーディング補正値ＳＲ）をランダムアクセスメモ
リＲＡＭ２４に書き込む時にＡ／Ｄ変換器１１からの画
像信号ＩＳをＲＡＭ２４に送るために使用する。ゲート
回路２１の出力は原稿読取を行なっている時は１ハイ・
インピーダンスにしておく。

ＲＡＭ２４は、シェーディング補正値ＳＲを記憶し、原
稿読取によって得た被補正画像信号に同期して記憶した
シェーディング補正値ＳＲを逐次読み出し、タイミング
回路２２を介してリードオンリメモリＲＯＭ２５に送り
シェーディング補正のだめの処理をＲＯＭ２５で行なう
ために使用する。

ＲＡＭ２４は１例えばインテル杓のスフティ・ンクＲＡ
Ｍ２１４７等、ＲＯＭ２５は、例えばＴＩ社の７ヘイポ
一ラＦＲＯＭ、ＴＢＰ２８５８６等が使用可能である。

発振回路２８は、シェーディング補ｉ’ｌ：、回路１２
のタイミング信号を生成するために使用する。発振回路
２８は、また、Ａ／Ｄ変換器１１、Ｃ０Ｄ７等のタイミ
ング生成にも使用し、制御回路２７で各種の制御信号Ｃ
８を生成し各回路間の同期をとる。

カウンタ回路２６は、発振回路２８の発振出力（駆動ク
ロシンＣＫ）により動作する同期式カウンタである。本
実施例においては、同期信号ＳＳにより出力値か０にク
リアされ、以後駆動クロックＣＫの）ｌ二ち」−かりア
ンプでｌすつインクリメントされるアンプ・カウンタを
使用しているか、勿論、タウン・カウンタでもかまわな
いことは言うまでもない。カウンタ回路２６は、例えば
ＴＩ社のＴＴＬ７４Ｌ５１６１等が使用可能である。

切り換え回路２３は、ＲＡＭ２４にシェーディング補止
イ１１１ＳＲを書き込むか、逆に、ＲＡＭ２４からシェ
ーディング補正値ＳＲを読み出すかの切り換えをケート
開閉信号ＧＳによって行なう回路である。ＲＡＭ２４に
シェーディング補正値ＳＲを書き込む時には、ゲート回
路２１を開き、ＲＡＭ２４にはシェーディング補正値Ｓ
Ｒの書き込みのだめのパルス信号ＰＳを与える。ＲＡＭ
２４からシェーディング補正（１ｆｊ　Ｓ　Ｒを読み出
す時には、ゲート回路２１を閉じ、」−記書き込みパル
ス信号ｐｓを禁１１−シ、ＲＡＭ２４からシェーディン
グ補ＩＬイ１白ＳＲを３先み出す。

珪体的な動作を第４図のタイミング・チャー１・を使用
して１説明する。

第４図は、Ａ、Ｂ、Ｃの３つの部分に分かれており、Ａ
とＢを組み合わせてＲＡＭ２４にシェーディング補正値
ＳＲを書き込むタイミンングを示し、ＡとＣを組み合わ
せてＲＡＭ２４からシェーディング補正（＋ｒ４　Ｓ　
Ｒを読み出すタイミングを示す。

はしめに、第４図のＡの部分の説明を行なう。

同期信号ＳＳによりＲＡＭアドレス信号ＲＡＳは値が０
になり、駆動クロックＣＫの立ち−１−り工・ンシでＲ
ＡＭアドレス信号は１づつインクリメンｌ−ｙれる。Ｒ
ＡＭアドレス信号ＲＡＳのタイミング・チャート内の数
字０−　ｎは、ＲＡＭアドレス信号ＲＡＳの値とタイミ
ングの順番を示すものである。その他のタイミング・チ
ャー１・内の数字は、単にタイミングの順番を示すのみ
であることに注意されたい。

不図示のコントローラが、ＣＣＤ７の位置がシェーディ
ング補正板１の読取り位置にある時に切り換え回路２３
に「書き込み」の信号を送ることによりＲＡＭ２４への
シェーディング補ｊＦ値ＳＲの書き込みが始まる。一方
、シェーディング補正処理を行なっている時、すなわち
、ＲＡＭ２４からシェーディング補正値ＳＲを読み出し
ている時（第４図のＡ、Ｃの組み合わせ）、コントロー
ラは「読み出しｊの信号を切り換え回路２３に送るもの
とする。

次に、第４図のＢの部分の説明を行なう。

し」り換え回路２３に「書き込みｊの信号を不同ノＪ（
のコントローラから送ると、同期信号ＳＳに同期した制
御ｔ’ｌｌ信号Ｃ５によって切り換え回路２３はＲＡＭ
２４に書き込みパルスを１周期分（同期信号ＳＳの発生
から次の同期信号ＳＳが発生する迄の世間）送り出す。

この時、ＣＣＤ７の読み取り位置はシェーディング補正
板１にあり、ＲＡＭ２４にシェーディング補正値ＳＲが
書き込まれることになる。

次に、第４図のＣの部分の説明を行なう。

不同２Ｊ＜のコントローラが１読み出し１の信号をしｊ
り換え回路２３に送っている時、すなわちシェーディン
グ補止処理を行なっている時のタイミング・チャー；・
である。このとき、ＣＣＤ　７は原稿台９にＦ向きに置
かれた原稿を読み取っている。

画像４１１号ＩＳは、第４図のＣの部分に示すようにタ
イミング回路２０で１クロンク８延される。

ＲＡＭ２４からは、アドレス信号ＲＡＳに対応したシュ
ーディング袖１１イ１７ｉ　Ｓ　ＲがＲＡＭ２４の遅延
１１ｊ間後、図のように、読み出される。このシェーデ
ィング補正値ＳＲを、駆動クロンクＣＫ＋こ同期を取る
ためにタイミング回路２２で図のよう（こ遅延させる。

タイミング回路２０．タイミング回路２２の夫々出力Ｉ
ＡＳ、ＳＡＳは、ＲＯＭ２５のアドレス信号に接続され
、あらかじめ記憶しである補正済データＤＳを読み出し
、さら番こ、タイミング回路２９でタイミングを整えて
補正画像コンＣＤＳとして出力される・ＲＯＭ２５には、画像信号ＩＳのイｌｌ１ｉとシェーデ
ィング補正値ＳＲで決定されるアドレスに補正済データ
ＤＳを記憶しておく。この補正済データは、例えばシェ
ーディング補正値ＳＲと画像４１１号ＩＳの値の組合せ
に対し最適な信号値となるような実験結果を記憶してお
けはよい。勿論従来力１ら提案されているシェーディン
グ補正処ｉ１ｊ　Ｊこ関する演嘗値を記憶しておいても
よい。

旦体的に、本実施例において、ＲＯＭ２５ｉこ記憶され
るデータについて説明を行なう。

ＲＯＭ２５は、ＴＩ社の／＼イボーラＦＲＯＭ、ＴＢＰ
２８Ｓ８６を使用するもノドする。ＴＢＰ２ｇ５ｇ５は
、２に×８ピントの／＼イポーラＰＲＯＭであり、アド
レス信号線１１本、データ信号線８木の構成である。本
実施例においては、ＲＯＭ２５の１１木の７トレス線は
画像信号ＩＳに６ヒ・ント、シェーディング補正値ＳＲ
に４ビ・７１・、残りの１ヒンＩ・か、記憶された２種
類の処理データを選択するために使用される。この選択
は、スイ・ンチ、または、マイクロ・コンピュータ等に
よりマニュアルに又はオートマチックに行なえばよい。

また、本実施例においては、補正済データＤＳは６ヒン
トなのでＲＯＭ２５のデータ信号線の下イ：ｔ、　６ビ
７１・のみを使用している。

第５図は、画像信号ＩＳの値とシェーディング補正範囲
を示す説明図である。

画像４８号のイ＋ｔ４３　Ｆが黒、値ＯＯが白に対応す
る（値は１６進数）。本実施例においては、シエーティ
ング補什板１を読取ることによって、得る白レベルの出
力か、第５図に示すシェーディング補正範囲に必す入る
ものとしてシェーディング補正処理する。これにより２
、ＲＯＭ２５のアドレス線を画像信号ＩＳに６ビツト、
シェーディング補正値ＳＲに４ビツト割当てることがで
きる。

シェーディング補正値ＳＲは、画像信号ＩＳの下位４ヒ
ントのみを取り込み、上位２ビツトはＯと見なしている
。シェーディング補正値Ｓ　Ｒを画像信号ＩＳと同じく
６ビツト取れば、シェーディング補正範囲は第５図の画
像信号の値Ｏ〜３Ｆ全３Ｆ及ぶ。しかしながら、この場
合ＲＯＭ２５のアドレス信号線が２来会分に必要となり
、ＲＯＭ２５の容量が増大するという不都合が生ずる。

また、現実のシェーディング補正範囲はそのような広範
囲に及ばないので、本実施例の範囲で充分であり、コス
ト面においても有効である。

さて、シェーディング補正値は例えば次式によってあた
えれられる。

Ｚ＝ＩＮＴ　（６３−（６３−Ｘ）Ｘ６３÷（６３−Ｙ
））　・・・（１）但し、Ｘ：画像信号（０〜６３）Ｙ：シェーディング補正値（０〜１５）２：補正画像信
号（０〜６３）この補ＩＩ一式は、シェープインク補市板１を読み取っ
て得たシェーディング補正値ＳＲを、その画素で′４１
１られる最っとも白いレベル値Ｗと考え、画像信に４Ｉ
ｓ（Ｗ〜６３の値をとる）をこのシェーティング抽ｉ１
Ｅ　（ｔｌｌｊ　Ｓ　Ｒをもとに乗算しＯ〜６３の範囲
の伯に変換する方法である。ただし、（１）式によれば
、Ｘ＜Ｙの時に、ＺくＯとなるが、この時は、Ｚ＝０に
するものとする。

第６図、第７図は、（１）式で得られる数値Ｚに更なる
補正を行なうための関数の例である。

各関数Ｆｎは、ｙ＝Ｆｎ（ｘ）・・・（２）でり−えられる。

尚　第６図の直線ａで示す関数Ｆａを導入した場合が、
（１）式で示すものとなる。第６図において、曲線す、
Ｃ，ｄ、ｅで示す関数Ｆｂ、Ｆｃ、Ｆｄ、Ｆｅは、（１
）式でシェーディング補正された値をさらに視覚１．の
特性や光源の特性を鑑みて袖１１゛シたもので、読み取
った原稿の再現性を向トさせるために使用される。

第７図の折線ｆは二値化を考慮した関数Ｆｆを示す。こ
の場合、出力値は、１、Ｏの二（ｉ７ｉ　Ｌか取り得な
いので、ＲＯＭ２５の出力が複数ビットあっても、あま
り意味がなくなってしまう。しかし、ＲＯＭ２５の各出
力ヒント毎に関数Ｆｆの変数ｙの値がＯから１に変化す
る点（二値化回路のスライス・レベルに相当）を違えて
、そのうちの１ヒツトを選択することにより二値化の際
のスライス・レベル調整に相当する動作を行なうことが
可能になる。従って、第３図示のシェーディング補正回
路によれば、二値化回路の動作を合わせ持つことも可能
である。

第７図の折線ｇは関数Ｆｇを示し、これは、中間レベル
の信号のみを通過させることをｌｊｌ的としたものであ
る。本発明によれは、この様に一般的に複雑な演算回路
を必要とするこうした特殊な関数に対してもＲＯＭ２５
の内容を変更することにより、適合することができるの
で容易に使用状態に適した対応が可能である。

具体的なＲＯＭ２５の内容を第８図に示す。

ＲＯＭ２５のアドレスの最１−位ビットを演算方式の選
択信号人力Ｓ、その下位４ビツトをシェープインク補正
（＋！ｉ　Ｓ　Ｈの人力Ｙ、さらに、その下位６ヒツト
を補正する画像信号ＩＳの入力Ｘとして使用している。

補止された画像信号の出力Ｚ（ＲＯＭ２５に記憶ごれた
データ）は、ＲＯＭ２５のデータ出力８ビツトのうち下
位６ビツトのみを使用しており」二位２ビットはＯとし
、０〜６３までの稙をとる。ただし、第８図の数値は全
て１６進数で１！）かれているので注意されたい。

第８図において、選択信号人力Ｓ＝Ｏのときには、（１
）式で示される数値が、Ｓ＝１のときには、第６図の曲
線す又はＣで示す関数による数値の例が占かれている。

但し、Ｓ＝１のときの関数は、Ｚ＝　　ＩＮＴ　　［６３Ｘ　　（６３−（Ｘ−６３’
）÷　（６３−Ｙ））　　　］　　・　・　・（３）で
！Ｊえられる。

本実施例においては、画像信号をそのままｌ’ｌＡＭ２
４に記憶しているが、例えば、動作の安定化のために画
像信号を何回かサンプリングして、その平均値を記憶し
、シェーディング補正値ＳＲとして用いる等の処理をし
てもよい。

効　　果以」二説明のように、本発明によればＲＯＭを使用する
ことによりシェーディング補正の演算をその記憶内容の
変更のみで行なえ、また、複雑な演算方法に対してもい
ささかのコス）・・アンプもなしに安価に実現すること
が可能になっている。

また、タイミング回路を各所に使用することによりＲＡ
ＭやＲＯＭにアクセス・タイムのばらつきのはばを持た
せることが可能になり、動作の安定化を実現している。

また、本発明によれば、シェーディング補正動作しこ加
えて、二値化回路の動作を合わせ持つことも可能であり
、さらに、シェーディング補正を全てデジタル信号で行
なう為に動作が高速で１１一つ安定性の高い処理が可能
になるという長所もある。

【図面の簡単な説明】

第１図は本発明を適用した原稿読み取り装置の簡略化し
た構成図、第２図は本発明によるシェーディング補正を
行なうための電気回路の概略構成を示すブロック図、第
３図は第２図示シェーディング補正回路の詳細なブロッ
ク図、第４図は回路動作を説明するためのタイミング・
チャート図、第５図はシェープインク補正の範囲を示す
説明図、第６図及び第７図は補正関数を示す説明図、第
８図は２８３図のＲＯＭ２５の記憶内容を示す図であり
、■はシェーディング補正板、７はＣＣＤ、１２はシェ
ーディング補正回路、２４はＲＡＭ、２５はＲＯＭであ
る。出願人　　キャノン株式会社叫び）躬４［

Claims

【特許請求の範囲】

入射光に応じた読取信号を出力する読取手段と、ス（準
濃度のシェーディング補正用の補正部材と、前記読取手
段で前記補正部材を読取って得だ補止信号を記憶する第
１の記憶手段と、前記読取「段で原稿を読取って得た画
像信号と前記第１の記憶手段に記憶されている補正信号
とをアドレスとして予め格納されているシェーディング
補正済データを出力する第２の記憶手段とを有すること
を４￥徽とするシェーディング補正装置。