JPS60194873A - シエ−デイング補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光電変換素子を用いた読取装置に使用されるシ
ェープインク補正装置に関する。

〔従来技術〕

ファクンミリ装置あるいはある種の複写機のように、原
稿上の画情報を電気信号に変換して１ら″じみ取る読取
装置では、光電変換素子として固体１最像素子が広く用
いられている。

第１図はこのような装置の一例を示したしのである。プ
ラテン１には原稿２がその読取面を下に向けて載置され
ている。プラテン１のすく下には、原稿２を照射する１
本の螢光ランプ３が原稿２の主走査方向に配設されてい
る。螢光ランプ３による原稿２の反射光はランプ４に人
則し、固体撮像素子５に光学像を結ぶようになっている
。固体撮像素子５は例えばＣＣＤを用いた一次元撮像素
子であり、原稿２を副走査方向に移動させることにより
、ラスクスキャン方式で画情報のん゛こみ取りを行うよ
うになっている。

このような記録装置では、白紙状ｙ占の原稿のようにそ
の濃度が１ラインにわたって均一な場合ても、固体撮像
素子５の光電変換出力が不均一なものとなる。この原因
の１つとして、光源の輝度分布のバラツキがある。第２
図はこれを説明するた必のものである。螢光灯３を光源
として使用した場合には、原稿２の読み取りラインの中
央部に光線６が最も集中する。原稿２の中央部分て最も
照宴が高くなり、端部に向うほどこれが低下するので、
これにより光電変換出力が大きく変化する。

光電変換出力が不均一となるその他の原因としては、コ
サイン４乗則によって、ランプ４の周辺部分の光量が低
下すること、および固体撮像素子５の素子の感度の不均
一等が挙げられる。

このように固体撮像素子５の光電変換出力が不均一とな
ると、アナロク画信号を２値化する段階等の信号処理の
過程に悪影響を及ぼし、画質を劣化させる原因となる。

第３図は画信号の２値化の段階における画質の劣化を説
明するだめのものである。原稿の読み取りラインに、同
図ａに示すような画情報７（白黒情報）が存在するとす
る。固体撮像素子からは、これに対して同図すに示すよ
うな不均一な光電変換出力８が得られる。これを一定の
スレッショルド・レベルで２値化するきする。この場合
、１ラインの中央部分て黒の画情報に相当する信号レベ
ル（以下黒レベルという）が白の画情報として誤って２
値化される可能性があり、１ラインの端部近傍では白の
画情報に相当する信号レベル（以下白レベルという）が
黒の画゛１〜報として誤って２値化される可能性がある
。従って、例えば同図すに示すようなスレッ／ヨルト・
レベル１１　を設定したとすると、同図Ｃに示すように
元の画情報に仕べてかなり劣化したディンクル画信号９
が周られる。

このような２値化処理時における画情報の劣化を防止す
るために、ｌ＼・Ｄ変換器とＤ・Δ変換器を用いてスレ
ノンヨルド・レベルを設定するンエーデインク補正装置
が存在する。この装置では、まず白地のラインを固体撮
像素子によって読み取り、第４図ａに示すように、１ラ
インにゎたる光電変換出力（ンエーディンク波形）１１
を１′＋る。

次にこれをΔ・Ｄ変換器を用いてディジクル量に変換し
、メモリに記憶させる。この後、実際に画信号の読み取
りが行われる段階で、Ｄ・Δ変換器を用いこれらのディ
ジクル量をアナロタ量に変換する。これを基に前記シェ
ープインク波形１１と相思のスレッショルド・レベル１
２　（同図ｂ）を設定し、画信号１２の２値化を行う。

これにより、画情報の白レベルと黒レベルが誤まりなく
２値化され、同図Ｃに示すように高品位のディンクル画
信号１３が？ηられる。

ところが従来のこのようなシェーディング補正装置では
、Δ・Ｄ変換後のディジクル信号をアナロク信号に変換
するためのＤ・Δ変換器を必要とし、装置を高価なもの
とする欠点があった。

〔発明の目的〕

本発明は上記した事情に鑑み、プロクラマフルアノテネ
ークを用いて画信号の澹衰比率を変化させてシェーディ
ングの補正を行うことのできるシェープインク補正装置
を提供することをその目的とする。

〔発明の構成〕

本発明では、原稿のライン走査によって光電変換素子か
ら得られる各ラインごとのシリアルな画信号を入力し、
この画信号の減衰比をライン方向に所定のパターンで変
化させてンエーディンクの補正された画信号を得るプロ
グラマブルアッテネータ等のプログラマブルゲインアン
プと、このプログラマブルゲインアンプに人力するＮビ
ット構成の減衰比データに１ピツ）ずつ対応させて用意
されそれぞれ１ライン分の減衰用のビット列を記１意す
るＮ個の記憶手段と、これらの記憶手段に記憶された減
衰用のビット列を画信号に同期してライン方向に１ビツ
トずつ読み出し、これらをパラレルな減衰比データとし
てプログラマブルゲインアンプに供給するデータ読出手
段とをンエーディング袖正装置に具４ｉｉｉさせる。そ
してＮ個の記憶手段から読み出される減衰比データによ
ってプログラマブルゲインアンプの減衰１ヒをライン方
向に変化させ、シェーディングの補正を行う。

このＮ個の記憶、α手段は、ランタム・アクセス・メモ
リによって構１戊することができ、この場合には、シェ
ープインク補正用のデータを書き込ませることができる
。このためには、減衰比をＮ段階に変化させた模擬的な
減衰比データを各ラインの走査ごとに段階別に順次プロ
グラマブルゲインアンプに対して供給するンエーデイン
ク補正用データ供給手段と、このシェープインク補正用
データ供給手段が動作するシェープインク補正時に、均
一濃度の原稿の読み取りによって得られる画信号をプロ
グラマブルゲインアンプに供給した結果術られる減衰後
の画信号を、予め設定された所定レベルの画信号と比較
させその結果を２値化する比較手段と、これによるそれ
ぞれ１ライン分の比較結果を補正用データの属する段階
に応じて前記Ｎ個のランダム・アクセス・メモリの対応
するものに順次書き込むデータ書込手段とを、このンエ
ーディング補正装置に併せて具備させればよい。

〔実施例〕

以下実施例につき本発明を詳細に８３２明する。

第５図は本実施例のンエーディンク補正装置を使用した
読取部の要部を表わしたものである。イメージセンサ（
光電変換素子）２１は原稿の反射光を入射し、これを光
電変換して画信号２２を作成する。この画信号２２は”
ｒナログ信号であり、既に説明したように原稿の濃度が
一定していても信号レベルは不均一なレベルとなってい
る。堆幅器２３は画信号２２を所定のレベルまでＪ）９
幅した後、これをプログラマブルアッテネータ２４に供
給する。プログラマブルアッテネータ２４は、８ビツト
の減衰比データ２５に応じて増幅後の画信号２６を減衰
させるようになっている。減衰後の画信号２７は、後段
の回路で量子化された後、図示しない記録部に送られた
り画像の合成等の画像処理が行われることになる。

ところでプログラマブルアッテネータ２４に供給される
８ビツトのパラレルな減衰比データ２５は、第Ｏから第
７のＲＡＭ（ランタム・アクセス・メモリ）　２９−０
〜２９−７にそれぞれ１ビツトずつ分子ｔ：＋＋され、
■ライン分の長さのビット列（減衰用のビット列）きし
て記１意されている。これらのＲＡＭ２９−０〜２９−
７は、ＲＡＭコントローラ３１の制御によって読み出し
が行われる。ＲＡＭコントローラ３１にはこのために主
走査開始信号３２と画信号クロック３３が供給されるよ
うになっている。読み出された１ビツトずつのデータは
、アンドゲート３４−０〜３４−７を経てラッチ回路３
５にラッチされ、減衰比データ２５としてプログラマブ
ルアッテネータ２４に供給されることになる。ラッチ回
路３５にはラッチのタイミンクを設定するための画信号
クロック３３が供給される。

このシェープインク補正装置には、各ＲΔＭ２９−０〜
２９−７に減衰用のビット列を初期設定するだめの回路
部分が設けられている。ピークホールド回路３７は原稿
の白地部分に相当する画信号２６のレベルをホールトし
、これを２つの抵抗３８．３９から成る分圧回路に出力
する。分圧回路で作成された電圧■□は比較器４１の話
〆ＩＩ電圧として用いられることになる。この比較器４
１は、各種の減衰比データ２５に応してレベルを変化さ
せられた画信号２７を、比１１：２用の信号とじて人力
する。この結果得られる比較結果４３は、アトレザプル
ラッチ４４に供給される。アトレザプルラッチ４４は８
つの出力端子Ｑ。−Ｑ７　を備えており、それぞれ対応
するＲＡＭ２９−０〜２９−７の人出力＋１．；７□、
；子■／○と揉続されている。アトレザプルラッチ４４
にはラインカウンタ４５からその計数値４６が人力され
るようになっており、この言１数値に応じた出力端子か
ら前記した比較結果４３が出力される。アトレザプルラ
ッチ４４から出力される１ヒ較結果は、ＲＡＭコントロ
ーラ３１の制御によっていずれかのＲＡＭ２９の所望の
布地（主走査位置に対応した番地）に書き込まれること
になる。

８ビソトンフトレシスク４８は、アンドゲート３４−０
〜３４−７の開閉を制御するためのパラレルデータを出
力するンフトランスクである。アンドケート３４−０〜
３４−７からは、ＲＡＭ２９−０〜２９−７から読み出
された１ビツトずつのデータが出力され、次に説明する
手順て補正用の減衰比データが作成されることになる。

この８ビツトシフトレジスク４８よラインカウンタ４５
には、主走査開始信号３２と補正作業開始信号４９が供
給されろようになっている。

このような構成のンエーディング補正装置で、補正用の
減衰比データが作成される手１１１１を次に説明する。

■例えばザービスエンジニアが白地の原稿を読取装置に
セットし図示しないシェープインク補正用のボタンを押
すと、補正作業開始信号４９が発生する。これと共にラ
インカウンタ４５および８ビツトシフトレンスク４８が
動作開始となる。

■この後に主走査開始信号３２−１が発生ずると、８ビ
ツトシフトレジスク４８は次のようなパラレルテ゛−り
５１−１を出力する。

”　１０００００００　”・・　（５１−１＞このパラ
レルデータ５１−１によって第７のアントゲ−）３４−
７が聞き、他のアンドゲート３４−０〜３４−６は閉じ
た状態になる。

■各ＲＡＭ２９−０〜２９−７には初期的にオール゛′
１パのデータが書き込まれている。従ってこれと共に第
７のアントゲ−）３４−７からデータ”　１　”が連続
的に出力され、ランチ回路３５にラッチされる。ラッチ
回路３５からはＭＳＢ　（最上位ビット）のみが１とな
った第１段階目の減衰比データ２５−１が出力され、プ
ログラマブルアッテネーク２４はこれに対応する減衰比
にセットされる。

■この状態でプロクラマブルアッテネーク２４から出力
される画信号２７−１は比ｌ岐器４１て電圧Ｖ、と１ヒ
較されることになる。

今、補正前の画信号２６が第６図ａに示すようなもので
あったとする。画信号２６のレベルの最大値が電圧■、
である。プロクラマブルアッテネータ２４から出力され
た画信号２７−１は同図すに示すように画信号２６をパ
ラレルデータ５１−１で表わした減衰比で減衰した信号
レベルとなっている。この画信号２７−１を比較器４１
が比較して２値化する。比較のための電圧Ｖｐ　は自由
に設定することができるが、この例では電圧■Ｐ　の１
／２に設定している。画信号２７−１の電圧レベルが電
圧■、よりも低い区間Ｌｌ、　Ｌ２　では、比較結果４
３としてデータ゛０″が出力される。

またこれ以外の区間Ｈでは、比較結果４３としてテ゛−
り゛１パが出力される。

■１ラインの走査によってイメージセンサ２１から出力
されるＮ画素分の画信号は比較器４１て順次比較され、
比較結果４３としてのデータ列は、アトレザプルラッチ
４４を介して第７のＲＡＭ２９−７に書き込まれる。第
６図Ｃは、このＲＡＭ２９−７に書き込まれたデータの
みが減衰比データ２５として採用されたと仮定した場合
の、補正結果を表わしたものである。プロクラマブルア
ゾテネーク２４は区間Ｌ１　およびＬ２　の部分で何ら
の減衰も行わず、画信号２６をそのまま画信号２７とし
て出力する。また区間Ｈでは前記した減衰比で減衰が行
われ、画信号２７−１が出力されることになる。シェー
ディング補正が大まかてはあるが行われていることがわ
かる。

■第７のＲＡ　Ｍ　２９−７に対するデータの書き込み
が終了すると、次の主走査開始信号３２−２の発生によ
って８ビツトシフトレジスク４８はデータをシフトし、
次のようなパラレルデータ５１−２を出力する。

”　１１００００００　”・・・・・（５１−２＞この
パラレルデータ５１−２によって第６と第７のアントゲ
−）３４−６．３４−７が開き、他のアンドゲート３４
−０〜３４−５は閉じた状態のままになる。

■第７のアンドゲート３４−７からは、先の手順で第７
のＲＡＭ２９−７に記憶されたデータが画信号クロック
３３に同期して１ビツトずつ出力される。また第６のア
ントゲート３４−６からは、第６のＲＡＭ２９−６に初
期的に記憶されたオール“′１′°のデータが順に出力
されることになる。

プログラマブルアッテネーク２４はこれら第２段階目の
減衰比データ２５−２を人力し、画信号２６が１画素分
人力されるたびにそれぞれの減衰比で画信号２７−２を
出力する。

■画信号２７−２は仕較器４１で電圧■、と比Ｉ交され
る。アドレサブルラッチ４４はこの１ライン分の比較結
果４３を今度は第６のＲＡＭ２９−６に出力する。この
ようにして第６のＲＡＭ２９−６にもラインの各位置に
対応させてデータ゛０′′または１゛が書き込まれるこ
とになる。第６図ｄは以上の結果として２つのＲＡＭ２
９−６．２９−７に書き込まれたデータのみが減衰比デ
ータ２５として採用されたと仮定した場合の、補正結果
を表わしたものである。同図Ｃに比べてシェーディング
補正が更に良好に行われることがわかる。

■次の主走査開始信号３２−３が発生ずると、８ビツト
シフトレジスク４８はデータを更に１ビツトずつソフト
し、次のようなパラレルデータ５１−３を出力する。

”　１１１０００００　”・・・・・・（５１３）この
状態で減衰比データ２５の３ビツト目のデータ設定が行
われ、その結果が第５のＲＡＭ２９−５に書き込まれる
。以下同様にして減衰比データ２５について８ビツト目
までのデータ設定が行われると、全ＲＡＭ２９−０〜２
９−７の書き込みが終了し、シェープインク補正が完了
する。第６図ｅはこの結果としての補正後の白の画信号
レベルを表わしたものである。同図ａと比較するとシェ
ーディング補正がほぼ理想的に行われていることがわか
る。

実際の画像読み取りに際しては、ＲＡＭコントローラ３
１の制御によって、画信号クロック３３に同期して各Ｒ
ＡＭ２９−０〜２９−７から１ビツトずつ減衰用のデー
タが同時に出力され、減衰比データ２５としてプロクラ
マブルアッテネータ２４に供給されることになる。

〔発明の効果〕

以上説明したように本発明によれば減衰比データを構成
するＮビットのデータに合わせてＮ個のメモリを用意し
、これらを独立して動作できるようにした。従って減衰
比データを作成する際には、すてに補正用のデータの書
き込まれた上位ビットのＲＡＭの読み出しは、現在補正
用のデータを書き込むＲＡＭのアドレソソングより早い
タイミングでアトレソンンクか可能であり、減衰１ヒデ
ータの作成に要する時間を大幅に短縮させることができ
る。

【図面の簡単な説明】

第１図は読取装置の一般屏な構成を示す概略構成図、第
２図は螢光灯を読取装置の光源として使用した場合の照
度が不均一となる原理を表わした原理図、第３図は従来
におけるアナロク画信号２値化処理時の画信号の劣化を
説明するための各種波形図、第４図は画信号の劣化を防
止するために先に提案されたンエーディング補正装置の
波形処理を説明するための各種波形図、第５図は本発明
の一実施例におけるシェーディング補正装置の回路図、
第６図はこの装置による補正用のデータの作成状態と補
正後の波形を示す各種波形図である。 ２１・・・・・・イメージセンサ（光電変換素子）、２
４・・・・プロクラマブルアッテ２・−り、２９・・・
　ＲＡＭ　（記憶手段）、 ３１・・　ＲＡＭコントローラ、 ３４・・・アントゲート、 ３７・・　・ピークホールド回路、 ４１・　・・比較器、 ４４・・・・アトレサブルラッチ、 ４５・・　ラインヵウンク、 ４８・・・８ビソトンフトレジスク。 出　願　人　富士ゼロックス株式会社 代　理　人　弁理士　山　内　梅　雄 第１図　第２図

Claims (1)

1. 【特許請求の範囲】 １　原稿のライン走査によって光電変換素子から得られ
   る各ラインごとのシリアルな画信号を人力し、この画信
   号の減衰比をライン方向に所定のパターンで変化させて
   ンエーディンクの補正された画信号を得るプログラマブ
   ルゲインアンプと、このプログラマブルゲインアンプに
   人力するＮビット構成の減衰上ヒデークに１ビツトずつ
   対応させて用意されそれぞれ１ライン分の減衰用のビッ
   ト列を記憶するＮ個の記憶手段と、これらの記憶手段に
   記憶された減衰用のビット列を画信号に同期してライン
   方向に１ビツトずつん″じみ出し、これらをパラレルな
   減衰比データとしてプログラマブルゲインアンプに供給
   するデータ続出手段とを具ｆｉｆｆｊすることを局激と
   するシェープインク補正装置。 ２　プログラマブルゲインアンプに人力するＮビット構
   成の＃ｉ哀比データに１ビツトずつ対応させて用意され
   それぞれ１ライン分の減衰用のビット列を記憶するＮ個
   の記憶手段としてのランダム・アクセス・メモリと、減
   衰比をＮ段階に変化させた模擬的な減衰比データを各ラ
   インの走査ごとに段階別に順次プログラマブルアッテネ
   ータに対して供給するシェーディング補正用データ供給
   手段と、このンエーデインク補正用データ供給手段が動
   作するシェープインク補正時に、均一濃度の原稿の読み
   取りによって得られる画信号をプログラマブルゲインア
   ンプに供給した結果得られる減衰後の画信号を、予め設
   定された所定レベルの画信号と比較させその結果を２値
   化する比較手段と、これによるそれぞれ１ライン分の比
   較結果を補正用データの属する段階に応じて前記Ｎ個の
   ランダム・アクセス・メモリの対応するものに順次書き
   込むデータ書込手段とを具備することを特徴とする特許
   請求の範囲第１項記載のシェープインク補正装置。