JPS59153206A - プログラマブル設定装置 - Google Patents
プログラマブル設定装置Info
- Publication number
- JPS59153206A JPS59153206A JP2747583A JP2747583A JPS59153206A JP S59153206 A JPS59153206 A JP S59153206A JP 2747583 A JP2747583 A JP 2747583A JP 2747583 A JP2747583 A JP 2747583A JP S59153206 A JPS59153206 A JP S59153206A
- Authority
- JP
- Japan
- Prior art keywords
- time data
- time
- data
- set value
- reducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プロセス制御系などにおいて、温度、圧力等
を制御するための設定値を与えるプログラマブル設定装
置に関するものである。
を制御するための設定値を与えるプログラマブル設定装
置に関するものである。
この種のプログラマブル設定装置として、近年はマイク
ロプロセッサを利用したものが用いられるようになって
いる。予めメモリに時間データとセットされた設定値デ
ータを記憶しておき、その時間データと、時間信号発生
部において発生される現在時刻に対応した時間信号とか
ら設定値を決定し、この値を電流または電圧に変換して
出力するものである。この場合、プログラムパターンの
指定、すなわち時間および設定値データの入力は、一般
ニマン・マシン・インターフェイス等ヲ用い、表示部の
数値を確認しながらキー操作することによシ行なわれる
が、果たして所定のプログラムパターンが誤シなく設定
されたか否かを確認したい場合、設定装置に確認機能が
付いているとしても、表示部に表示される時間および設
定値の数字を見ながらの確認作業となシー目ではわかシ
にくい。
ロプロセッサを利用したものが用いられるようになって
いる。予めメモリに時間データとセットされた設定値デ
ータを記憶しておき、その時間データと、時間信号発生
部において発生される現在時刻に対応した時間信号とか
ら設定値を決定し、この値を電流または電圧に変換して
出力するものである。この場合、プログラムパターンの
指定、すなわち時間および設定値データの入力は、一般
ニマン・マシン・インターフェイス等ヲ用い、表示部の
数値を確認しながらキー操作することによシ行なわれる
が、果たして所定のプログラムパターンが誤シなく設定
されたか否かを確認したい場合、設定装置に確認機能が
付いているとしても、表示部に表示される時間および設
定値の数字を見ながらの確認作業となシー目ではわかシ
にくい。
また、図形表示の可能な表示部を設けようとすればハー
ドウェアの構成上大きな負担となることは避けられない
。また、実際に設定装置に出力させてそれをレコーダで
記録する方法もあるが、その場合例えば開始から終了ま
で１０時間かかるプログラムであれば上記確認作業にも
全く同じ１０・時間を要することとなシ、現実には不可
能である。
ドウェアの構成上大きな負担となることは避けられない
。また、実際に設定装置に出力させてそれをレコーダで
記録する方法もあるが、その場合例えば開始から終了ま
で１０時間かかるプログラムであれば上記確認作業にも
全く同じ１０・時間を要することとなシ、現実には不可
能である。
本発明は、このような事情に鑑みてなされたものであり
、その目的は、簡単な構成でしかも短時間かつ容易に設
定されたプログラムパターンの確認が行なえるプログラ
マブル設定装置を提供することにある。
、その目的は、簡単な構成でしかも短時間かつ容易に設
定されたプログラムパターンの確認が行なえるプログラ
マブル設定装置を提供することにある。
このような目的を達成するために、本発明は時間データ
を所定の縮小率で縮小する縮小時間データ発生手段を設
け、パターンテストの際には時間データの代シに縮小時
間データを用いて出力を行なうようにしたものである。
を所定の縮小率で縮小する縮小時間データ発生手段を設
け、パターンテストの際には時間データの代シに縮小時
間データを用いて出力を行なうようにしたものである。
第１図に、本発明の構成を示す。図において、Ａはプロ
グラムパターンを、設定値および時間データのセットと
して記憶した記憶手段、Ｂは例えばキー操作等によシ上
記各データを入力し、またその入力データをＣＲＴ等の
ディスプレイに表示するデータ入出力手段、Ｃは時間信
号発生手段、Ｄは時間信号発生手段Ｃが発生する時間信
号にしたがって上記データから対応する設定値を判定し
て出力する設定値発生手段、Ｅはこの設定値発生手段か
ら送出される設定値信号を電流、電圧などの電気信号と
して出力する出力手段である。また、上記記憶手段Ａに
記憶された時間データを所定の縮小率ＩＡで縮小する縮
小時間データ発生手段Ｆと、この縮小時間データを使用
すべきことを指定する操作子を備えた指定手段Ｇとを有
する。設定値発生手段りは、指定手段Ｇの状態を検出し
、入力がある場合には、記憶手段人に記憶された時間デ
ータの代シに縮小時間データ発生手段Ｆの出力を用いて
設定値を判定し出力する。したがってパターンテストを
行なう場合には指定手段Ｇを操作しで入力信号を与えて
おけば、１／Ｋ の短時間でプログラムパターンの出力
が行なえる。以下、実施例を用いて本発明の詳細な説明
する。
グラムパターンを、設定値および時間データのセットと
して記憶した記憶手段、Ｂは例えばキー操作等によシ上
記各データを入力し、またその入力データをＣＲＴ等の
ディスプレイに表示するデータ入出力手段、Ｃは時間信
号発生手段、Ｄは時間信号発生手段Ｃが発生する時間信
号にしたがって上記データから対応する設定値を判定し
て出力する設定値発生手段、Ｅはこの設定値発生手段か
ら送出される設定値信号を電流、電圧などの電気信号と
して出力する出力手段である。また、上記記憶手段Ａに
記憶された時間データを所定の縮小率ＩＡで縮小する縮
小時間データ発生手段Ｆと、この縮小時間データを使用
すべきことを指定する操作子を備えた指定手段Ｇとを有
する。設定値発生手段りは、指定手段Ｇの状態を検出し
、入力がある場合には、記憶手段人に記憶された時間デ
ータの代シに縮小時間データ発生手段Ｆの出力を用いて
設定値を判定し出力する。したがってパターンテストを
行なう場合には指定手段Ｇを操作しで入力信号を与えて
おけば、１／Ｋ の短時間でプログラムパターンの出力
が行なえる。以下、実施例を用いて本発明の詳細な説明
する。
第２図は、本発明の一実施例を示すブロック図である。
図において、１はマイクロプロセッサからなるＣＰＵ、
２はデータ入出力手段としてのマン・マシン・インタ
ーフェイス、３ハＣＰＵＩ Ｋヨル出力制御プログラム
を格納した固定メモリ、４は設定値および時間データを
格納した可変メモリ、５はＣＰＵ１から送出される礪咄
寺央ミ毀定値信号をアナログ信号に変換して出力する出
力回路である。まだ、６はクロック信号発生回路、７は
分局器である。さらに、パターンテストであることを示
すためにＤＩＰスイッチ等からなるテスト指定スイッチ
８が設けられている。本実施例ではこのスイッチ８の状
態はトライステートバッファゲート９を介してＣＰＵ１
に読込まれるが、このスインｆ８はマン・マシン・イン
ターフェイス２の一部として設けることもできる。
２はデータ入出力手段としてのマン・マシン・インタ
ーフェイス、３ハＣＰＵＩ Ｋヨル出力制御プログラム
を格納した固定メモリ、４は設定値および時間データを
格納した可変メモリ、５はＣＰＵ１から送出される礪咄
寺央ミ毀定値信号をアナログ信号に変換して出力する出
力回路である。まだ、６はクロック信号発生回路、７は
分局器である。さらに、パターンテストであることを示
すためにＤＩＰスイッチ等からなるテスト指定スイッチ
８が設けられている。本実施例ではこのスイッチ８の状
態はトライステートバッファゲート９を介してＣＰＵ１
に読込まれるが、このスインｆ８はマン・マシン・イン
ターフェイス２の一部として設けることもできる。
可変メモリ４には、マン・マシン・インターフェイス２
からの入力操作にしたがい、プログラムパターンに対応
した時間および設定値データが格納される。例えばプロ
グラムパターンが第３図に示すようなものである場合に
は、第４図に示したようなデータが格納される。図では
、時間データはある時刻から時刻までの範囲の構成をと
ったが、時間長として構成してもよい。すなわち、例え
ば第１のセグメントについて、９時から１０時の代シに
６０分と規定してもよい。
からの入力操作にしたがい、プログラムパターンに対応
した時間および設定値データが格納される。例えばプロ
グラムパターンが第３図に示すようなものである場合に
は、第４図に示したようなデータが格納される。図では
、時間データはある時刻から時刻までの範囲の構成をと
ったが、時間長として構成してもよい。すなわち、例え
ば第１のセグメントについて、９時から１０時の代シに
６０分と規定してもよい。
次に、第５図のフローチャートを用いてＣＰＵ １にお
ける設定値発生処理動作を説明する。
ける設定値発生処理動作を説明する。
＝ＣＰＵ１は、分周器７から与えられるパルスを割込み
要求信号としてその入力ごとに第５図の割込みルーテン
グログ２人を実行する。すなわち、分局器７で、分周さ
れたパルスの周期をＲとすれば、Ｒの周期で第５図の動
作が繰返される。
要求信号としてその入力ごとに第５図の割込みルーテン
グログ２人を実行する。すなわち、分局器７で、分周さ
れたパルスの周期をＲとすれば、Ｒの周期で第５図の動
作が繰返される。
そこで、割込み要求信号の入力があってグログラムの実
行がこの設定値発生処理に移行すると、ＣＰＵ１はまず
、設定したあるセグメントの実行が終了し次のセグメン
トに移行する必要があるかを判断するだめに、予め設け
たフラグレジスタＦ１の内容を読込む。これが１１」ス
あれば、既にあるセグメントの実行が終了していること
であるから、次のセグメントのデータを読込む。次のセ
グメントが、例えば１３時〜１４時、４００℃のソーク
セグメントであれば、時間データＴ （ｘ）として６０
分、設定値Ｓ （ｘ）として４００℃をそれぞれ専用の
メモリエリアに格納する。そのセグメントがランプデー
タである場合には、設定値データは前のセグメントの最
終値が継続して使用される。Ｆｌの内容が１０」であれ
ば、まだそのセグメントの実行が継続していることであ
るから、次のデータは読込まない。
行がこの設定値発生処理に移行すると、ＣＰＵ１はまず
、設定したあるセグメントの実行が終了し次のセグメン
トに移行する必要があるかを判断するだめに、予め設け
たフラグレジスタＦ１の内容を読込む。これが１１」ス
あれば、既にあるセグメントの実行が終了していること
であるから、次のセグメントのデータを読込む。次のセ
グメントが、例えば１３時〜１４時、４００℃のソーク
セグメントであれば、時間データＴ （ｘ）として６０
分、設定値Ｓ （ｘ）として４００℃をそれぞれ専用の
メモリエリアに格納する。そのセグメントがランプデー
タである場合には、設定値データは前のセグメントの最
終値が継続して使用される。Ｆｌの内容が１０」であれ
ば、まだそのセグメントの実行が継続していることであ
るから、次のデータは読込まない。
次に、この実行がパターンテストのための実行か本来の
制御動作のための実行か判断するためにスイッチ８の状
態を読込み、パターンテストであるならば時間レジスタ
の内容に予め設定した縮小率１／Ｋを乗じてその縮小時
間データを可変メモリ４の他のメモリエリアに格納する
。例えば本来６０分の時間データを”／１００に短縮し
た０、６分という値が得られる。
制御動作のための実行か判断するためにスイッチ８の状
態を読込み、パターンテストであるならば時間レジスタ
の内容に予め設定した縮小率１／Ｋを乗じてその縮小時
間データを可変メモリ４の他のメモリエリアに格納する
。例えば本来６０分の時間データを”／１００に短縮し
た０、６分という値が得られる。
次に、この縮小時間データ（パターンテスト中でなけれ
ば本来の時間データ）の値を分周器１によシ分周された
パルスの周期Ｒで除し、結果Ｃを可変メモリ４のメモリ
エリアに格納する。このＣは、分局パルスが何個発生す
ればそのセグメントの実行が終了するかを示す。前述し
たように、分局パルスの周期Ｒはこの設定値発生処理ル
ーチンの実行周期に等しいから、以後設定値発生処理動
作ごとに上記Ｃの値を１ずつ減算して行くことによシ、
Ｃが「０」に々つたところで、そのセグメントの時間が
終了したことになる。
ば本来の時間データ）の値を分周器１によシ分周された
パルスの周期Ｒで除し、結果Ｃを可変メモリ４のメモリ
エリアに格納する。このＣは、分局パルスが何個発生す
ればそのセグメントの実行が終了するかを示す。前述し
たように、分局パルスの周期Ｒはこの設定値発生処理ル
ーチンの実行周期に等しいから、以後設定値発生処理動
作ごとに上記Ｃの値を１ずつ減算して行くことによシ、
Ｃが「０」に々つたところで、そのセグメントの時間が
終了したことになる。
次いで、ランプデータの場合のために、次のセグメント
の始めの設定値データ５Ｐ（２−１−１）と前のセグメ
ントの終シの設定値データ５Ｐ（ｘ−１）との差を、前
のステップで求めたＣＱ値で除して、設定値発生処理動
作の実行周期ごとの設定値の増加分ΔＳを算出しておく
。
の始めの設定値データ５Ｐ（２−１−１）と前のセグメ
ントの終シの設定値データ５Ｐ（ｘ−１）との差を、前
のステップで求めたＣＱ値で除して、設定値発生処理動
作の実行周期ごとの設定値の増加分ΔＳを算出しておく
。
この段階で設宅値信号を出力回路５に送出する。
この場合、ランプセグメントに入って最初の実行では、
前セグメントの最終値が送出されることとなるが、実行
周期Ｒがミリセカンドのオーダーであるため、実用上支
障はない。
前セグメントの最終値が送出されることとなるが、実行
周期Ｒがミリセカンドのオーダーであるため、実用上支
障はない。
次にランプセグメントであるか否かを判断し、ランプセ
グメントであれば設定値データに先に求めた増分ΔＳを
加えて次の実行の際の設定値データとする。
グメントであれば設定値データに先に求めた増分ΔＳを
加えて次の実行の際の設定値データとする。
次いで前述したようにＣの値を「１」減算し、その結果
「０」以下になればそのセグメントの実行時間が終了ｌ
−たことであるからＸの値を「１」インクリメントした
うえでフラグレジスタＦ１の内容を「１」とする。Ｃの
値がｒＯＪよシ大きければそのセグメントの時間がまだ
残っていることであるから、Ｆｌの内容を「０」とする
。
「０」以下になればそのセグメントの実行時間が終了ｌ
−たことであるからＸの値を「１」インクリメントした
うえでフラグレジスタＦ１の内容を「１」とする。Ｃの
値がｒＯＪよシ大きければそのセグメントの時間がまだ
残っていることであるから、Ｆｌの内容を「０」とする
。
このように、ＣＰＵ１が可変メモリ４に記憶されている
時間データを読込む際にそのまま読込めば、このプログ
ラマブル設定装置は予め指定されたプログラムパターン
と同じ時間で設定値を出力するが、１／Ｋに縮小したも
のをデータとした場合には、１／Ｋ の時間で出力する
ことができ、出力回路５を介して接続したプリンタにプ
リントアウトさせることで容易にプログラムパターンを
知ることができる。もちろん、記録計専用の出力回路を
別に設けてもよい。
時間データを読込む際にそのまま読込めば、このプログ
ラマブル設定装置は予め指定されたプログラムパターン
と同じ時間で設定値を出力するが、１／Ｋに縮小したも
のをデータとした場合には、１／Ｋ の時間で出力する
ことができ、出力回路５を介して接続したプリンタにプ
リントアウトさせることで容易にプログラムパターンを
知ることができる。もちろん、記録計専用の出力回路を
別に設けてもよい。
以上説明したように、本発明によれば、時間データを所
定の縮小率で縮小する縮小時間データ発生手段を設け、
指定手段に入力がある場合には、設定値発生手段におい
て記憶手段に記憶された時間データの代りに縮小時間デ
ータを用いて出力を行なうようにしたことによシ、必要
に応じ長時間にわたるプログラムパターンを短時間で出
力させ、レコーダで記録することが可能となった。した
がって、従来の数字による確認方式に比べ視認性が向上
し一層容易に検証が行なえるようになるとともに、確認
に要する時間を短縮することができる。
定の縮小率で縮小する縮小時間データ発生手段を設け、
指定手段に入力がある場合には、設定値発生手段におい
て記憶手段に記憶された時間データの代りに縮小時間デ
ータを用いて出力を行なうようにしたことによシ、必要
に応じ長時間にわたるプログラムパターンを短時間で出
力させ、レコーダで記録することが可能となった。した
がって、従来の数字による確認方式に比べ視認性が向上
し一層容易に検証が行なえるようになるとともに、確認
に要する時間を短縮することができる。
のみならず、同時に短時間でプログラムパターンハード
コピーを得ることができる。
コピーを得ることができる。
また、プログラムパターンの時間を縮小するための縮小
時間発生手段は、従来からのマイクロコンピュータのソ
フトウェア技術のみで、すなわち設定値発生手段と同様
にＣＰＵの機能として容易に実現できるため、ノＡ−ド
ウエアには何ら負担をかけることがない。
時間発生手段は、従来からのマイクロコンピュータのソ
フトウェア技術のみで、すなわち設定値発生手段と同様
にＣＰＵの機能として容易に実現できるため、ノＡ−ド
ウエアには何ら負担をかけることがない。
第１図は、本発明の構成を示すブロック図、第２図は本
発明の一実施例を示すブロック図、第３図はプログラム
パターンの一例を示す図、第４図は可変メモリに記憶さ
れたデータの一例を示すメモリマツプ、第５図はＣＰＵ
における設定値発生処理ルーチンプログラムの一例を示
す７０−テヤートである。 １・［株］・・ＣＰＵ、２・・・・マンｌマシン・イン
ターフェイス、３・・・・固定メモリ、４・・畢・・可
変メモリ、５・・・・出力回路、６・・・・クロック信
号発生回路、８・・拳・テスト指定ス・イ、ソチ。 ＠１図 第２図 第３図 ９：ｏｏ Ｉｏ、００ ＋３：００ ＋４：
ｏｏ ＋ｓ：ｏｏ ＋７：ｏｏ １８＋００ ２
０：００−今時間 ＃！４図
発明の一実施例を示すブロック図、第３図はプログラム
パターンの一例を示す図、第４図は可変メモリに記憶さ
れたデータの一例を示すメモリマツプ、第５図はＣＰＵ
における設定値発生処理ルーチンプログラムの一例を示
す７０−テヤートである。 １・［株］・・ＣＰＵ、２・・・・マンｌマシン・イン
ターフェイス、３・・・・固定メモリ、４・・畢・・可
変メモリ、５・・・・出力回路、６・・・・クロック信
号発生回路、８・・拳・テスト指定ス・イ、ソチ。 ＠１図 第２図 第３図 ９：ｏｏ Ｉｏ、００ ＋３：００ ＋４：
ｏｏ ＋ｓ：ｏｏ ＋７：ｏｏ １８＋００ ２
０：００−今時間 ＃！４図
Claims (1)
- プログラムパターンを構成する各セグメントに対応した
設定値および時間データを記憶した記憶手段と、上記各
データの入出力を行なうデータ入出力手段と、時間信号
発生手段において発生される時間信号にしたがって記憶
手段に記憶されたデータから対応する設定値を判定して
出力する設定値発生手段と、この設定値発生手段から送
出される設定値信号に対応した電気信号を出力する出力
手段とを備え、記憶手段に記憶されたプログラムパター
ンにしたがった電気信号を出力するプログラマブル設定
装置において、時間データを所定の縮小率で縮小した縮
小時間データを出力する縮小時間データ発生手段と、こ
の縮小時間データを使用すべきことを指定する指定手段
とを有し、設定値発生手段は、指定手段に入力がある時
には時間データの代りに縮小時間データを用い、当該縮
小時間データにしたがって設定値を出力することを特徴
とするプログラマブル設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2747583A JPS59153206A (ja) | 1983-02-21 | 1983-02-21 | プログラマブル設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2747583A JPS59153206A (ja) | 1983-02-21 | 1983-02-21 | プログラマブル設定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59153206A true JPS59153206A (ja) | 1984-09-01 |
Family
ID=12222136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2747583A Pending JPS59153206A (ja) | 1983-02-21 | 1983-02-21 | プログラマブル設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59153206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220005A (ja) * | 1985-03-25 | 1986-09-30 | Mitsubishi Electric Corp | 再現装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539983A (en) * | 1976-07-13 | 1978-01-28 | Chino Works Ltd | Multiple program signal producing system |
| JPS53104089A (en) * | 1977-02-21 | 1978-09-09 | Bauer Messinstrumente Ag | Method of programing and controlling and device for effecting the same |
-
1983
- 1983-02-21 JP JP2747583A patent/JPS59153206A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539983A (en) * | 1976-07-13 | 1978-01-28 | Chino Works Ltd | Multiple program signal producing system |
| JPS53104089A (en) * | 1977-02-21 | 1978-09-09 | Bauer Messinstrumente Ag | Method of programing and controlling and device for effecting the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220005A (ja) * | 1985-03-25 | 1986-09-30 | Mitsubishi Electric Corp | 再現装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3024422B2 (ja) | プログラマブルコントローラおよびプログラマブルコントローラの運転方法 | |
| JPS59153206A (ja) | プログラマブル設定装置 | |
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| JPH0575985B2 (ja) | ||
| JPH11191080A (ja) | メモリ試験装置 | |
| JPH05134018A (ja) | 擬障方式 | |
| JPS6136846A (ja) | プログラム制御方式 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| RU2029986C1 (ru) | Устройство для контроля | |
| JP2003242194A (ja) | 論理シミュレーション装置 | |
| SU1645960A1 (ru) | Устройство дл контрол хода программ | |
| JPH0527661A (ja) | 任意再現可能なシミユレータ | |
| JP2767817B2 (ja) | シーケンサの接点の模擬動作方法 | |
| JPH07253906A (ja) | 擬似障害発生回路 | |
| JPS5828272Y2 (ja) | 計算機のデバツク装置 | |
| JPS6113343A (ja) | コンソ−ル装置 | |
| JPS6156530B2 (ja) | ||
| JPS63181043A (ja) | 制御装置の疑似入力信号発生装置 | |
| JPS59208656A (ja) | シミユレ−タ | |
| JPS60232718A (ja) | 電子式プリセツトカウンタ | |
| JPS6113609B2 (ja) | ||
| JPH05209938A (ja) | 半導体試験装置のパターン発生器 | |
| JPS59153245A (ja) | デバツグ装置 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 | |
| JPS62285145A (ja) | マイクロプログラム制御装置 |