JPS59148948A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS59148948A JPS59148948A JP58023067A JP2306783A JPS59148948A JP S59148948 A JPS59148948 A JP S59148948A JP 58023067 A JP58023067 A JP 58023067A JP 2306783 A JP2306783 A JP 2306783A JP S59148948 A JPS59148948 A JP S59148948A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction code
- microcomputer
- application field
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はマイクロコンピュータに関−ｒる。
マイクロコンピュータの普及が進むにつれ、応用分野が
細かく細分化し、単一の機種ではすべての市場に対応す
る事は不可能になっている。メーカ側は各ユーザの個々
の要求に対応できる様に禮々のマイクロコンピュータを
開発する事で幅広い要求に対応している。しかし、マイ
クロコンピュータの製品群を充実させる上で、ユーザの
個々の要求を反映させ、それぞれに最適なマイクロコン
ピュータを個々に開発する事は、メーカ側にとって開発
期間、工数等の問題で非常に大きな負担になる。以上の
様な大きな負担を回避する為メーカ側ハマイクロコンビ
一一夕７アミリイと呼ぶＣＰＵ部分を共通とし、内蔵す
る周辺ハードウェアを対応分野毎に最適化した一連の製
品群を開発している。このようなマイクロコンピュータ
７アミリイでは、ＣＰＵ部分が全７アミリイ共通で応用
分野への適性は周辺ハードウェアのみで決定される。
細かく細分化し、単一の機種ではすべての市場に対応す
る事は不可能になっている。メーカ側は各ユーザの個々
の要求に対応できる様に禮々のマイクロコンピュータを
開発する事で幅広い要求に対応している。しかし、マイ
クロコンピュータの製品群を充実させる上で、ユーザの
個々の要求を反映させ、それぞれに最適なマイクロコン
ピュータを個々に開発する事は、メーカ側にとって開発
期間、工数等の問題で非常に大きな負担になる。以上の
様な大きな負担を回避する為メーカ側ハマイクロコンビ
一一夕７アミリイと呼ぶＣＰＵ部分を共通とし、内蔵す
る周辺ハードウェアを対応分野毎に最適化した一連の製
品群を開発している。このようなマイクロコンピュータ
７アミリイでは、ＣＰＵ部分が全７アミリイ共通で応用
分野への適性は周辺ハードウェアのみで決定される。
したがってＣＰＵ機能を含めた形で応用分野への最適化
は実際には行なわれていないという問題があったＯ 第１図に従来のマイクロコンピータの命令マツプを示す
。
は実際には行なわれていないという問題があったＯ 第１図に従来のマイクロコンピータの命令マツプを示す
。
この例では表のたて軸が命令コードの上位半分ｍに、横
軸が命令コードの下位半分ｎを表わし、命令コードが図
にある通り（ｍ、ｎ）で表わされる命令がＭＯＶと呼ば
れる転送命令に割り当てられている事ゲ表わしＣいる。
軸が命令コードの下位半分ｎを表わし、命令コードが図
にある通り（ｍ、ｎ）で表わされる命令がＭＯＶと呼ば
れる転送命令に割り当てられている事ゲ表わしＣいる。
この命令マツプにより命令コードと命令の対応を容易に
把握する事ができる。
把握する事ができる。
Ｒ来のマイクロコンビュータファミリイは、ファミリイ
全体でＣＰＵ部分が共通し、ファ（リイ内のどの製品も
同じように第１図でボした共通の命令を持っＣいる。こ
れらの命令ｍは、特定の応用分野を詳細に検討して設定
したものではないため、分野毎に特有な特殊処理への配
慮はなく、他の命令の代用で処理効率を低下させている
といったケースが度々発生していた。
全体でＣＰＵ部分が共通し、ファ（リイ内のどの製品も
同じように第１図でボした共通の命令を持っＣいる。こ
れらの命令ｍは、特定の応用分野を詳細に検討して設定
したものではないため、分野毎に特有な特殊処理への配
慮はなく、他の命令の代用で処理効率を低下させている
といったケースが度々発生していた。
本発明の目的は、以上の様にマイクロコンビ−一タファ
ミリイ内で命令が固定され１分野毎に最適化がなされて
いない欠点を増り除き、周辺ノ・−ドウェアばかりでな
く命令も応用分野毎に最適化する事が可能なマイクロコ
ンピュータを提供する事にある。
ミリイ内で命令が固定され１分野毎に最適化がなされて
いない欠点を増り除き、周辺ノ・−ドウェアばかりでな
く命令も応用分野毎に最適化する事が可能なマイクロコ
ンピュータを提供する事にある。
〔発明の構成〕
本発明によるマイクロコンビーータは、一つの命令コー
ドに対してそれぞれ異なった解読結果を与える複数個の
解読回路と、該複数個の解読回路から一つの解読回路を
選択する選択手段とを備え、該選択手段により、一つの
命令コードに割り当てられた複数個の命令機能から任意
の一つが選択できる事からなっている。
ドに対してそれぞれ異なった解読結果を与える複数個の
解読回路と、該複数個の解読回路から一つの解読回路を
選択する選択手段とを備え、該選択手段により、一つの
命令コードに割り当てられた複数個の命令機能から任意
の一つが選択できる事からなっている。
以下、本発明について図面を参照して詳細に説明する。
本発明の一実施例を第２図と第３図を参照してタカ持つ
マツプで、マイクロコンピュータファミクイ間で共通で
、どの分野でも最小限必要と思われる命令からなる人の
部分と、応用分野別に最適な命令が選択できるＢの部分
から構成されている。
マツプで、マイクロコンピュータファミクイ間で共通で
、どの分野でも最小限必要と思われる命令からなる人の
部分と、応用分野別に最適な命令が選択できるＢの部分
から構成されている。
Ｂの部分にあるＢ−１、Ｂ−２、Ｂ−３、Ｂ−４の複数
個の命令群の中から特定の１命令群を選択する方法とし
ては、外部端子で設定する方法。
個の命令群の中から特定の１命令群を選択する方法とし
ては、外部端子で設定する方法。
モードレジスタで設定する方法、マイクロコンピュータ
製造時にアルミ配線で設定する方法等が考えられる。
製造時にアルミ配線で設定する方法等が考えられる。
第３図は、本発明の一実施例に基づくマイクロコンビー
ータの第２図のＢの部分に相当するデコーダ部分の回路
図である。命令レジスタ３−１は命令コードをデコード
するために一次的に格納するラッチで、正論理と負論理
の信号としてＡＮＤ乎面３−２に供給される。ＡＮＤ乎
面３−２は。
ータの第２図のＢの部分に相当するデコーダ部分の回路
図である。命令レジスタ３−１は命令コードをデコード
するために一次的に格納するラッチで、正論理と負論理
の信号としてＡＮＤ乎面３−２に供給される。ＡＮＤ乎
面３−２は。
命令レジスタ３−１から出力される命令コードから盛装
な第１の制御信号群３−３を生成するもので、Ｅ型ＭＯ
８）ランジスタａでＡＮＤ論理を構成している。
な第１の制御信号群３−３を生成するもので、Ｅ型ＭＯ
８）ランジスタａでＡＮＤ論理を構成している。
第２図の命令マツプＢ−１、Ｂ−２、Ｂ−３。
選択信号３−４−１．３−４−２は、上記ＡＮＤ平面５
− ３−２−１．３−２−２．３−２−３．３−２−４から
１つのＡＮＤ平面を選択するだめの制御信号である。
− ３−２−１．３−２−２．３−２−３．３−２−４から
１つのＡＮＤ平面を選択するだめの制御信号である。
ＯＲ千部面３５はＡＮＤ乎面３−２で生成された第１の
制御信号群３−３から制御ゲートを直接コントロールす
る第２の制御信号群３−６を生成するもので、Ｅ型ＭＯ
Ｓトランジスタａで０几論理を構成している。また、Ｄ
型ＭＯ８）ランジスタｂはドレイン側が電源に、ソース
とゲートがそれぞれ接続され、常に導通状態にあり、第
１の制御信号群３−３や第２の制御信号群３−６のハイ
レベルを作る。インバータ３−７−１ 、３−７−２は
、それぞれ選択信号３−４−１ 、３−４−２のレベル
を反転するものである。
制御信号群３−３から制御ゲートを直接コントロールす
る第２の制御信号群３−６を生成するもので、Ｅ型ＭＯ
Ｓトランジスタａで０几論理を構成している。また、Ｄ
型ＭＯ８）ランジスタｂはドレイン側が電源に、ソース
とゲートがそれぞれ接続され、常に導通状態にあり、第
１の制御信号群３−３や第２の制御信号群３−６のハイ
レベルを作る。インバータ３−７−１ 、３−７−２は
、それぞれ選択信号３−４−１ 、３−４−２のレベル
を反転するものである。
次に動作原理を説明する。命令レジスタ３−１内に格納
された命令コードに対応して、正論理。
された命令コードに対応して、正論理。
負論理の２種類の信号が、ＡＮＤ乎面３−２に供給され
る。ＡＮＤ平面３ ２ １＋３ ２ ２ｔ３−２−３．
３−２−４及び０８千面３−５内のＥ型ＭＯ８）ランジ
スタａは、命令レジスタ３−１内に格納された命令コー
ドに対応し°Ｃ１第２の制御信６− 号群３−６がアクティブになる様にプール枚重の基本定
理に基づいて配置されている。したがって、たとえば、
転送命令のコードに対しては第２の制御信号群３−６内
の所定ラインがアクティブとなり、この転送命令が正し
く実現される様にＡＮＤ千面３−２内と０８千面３−５
内にＥ型ＭＯ８）ランジスタａが配置される。
る。ＡＮＤ平面３ ２ １＋３ ２ ２ｔ３−２−３．
３−２−４及び０８千面３−５内のＥ型ＭＯ８）ランジ
スタａは、命令レジスタ３−１内に格納された命令コー
ドに対応し°Ｃ１第２の制御信６− 号群３−６がアクティブになる様にプール枚重の基本定
理に基づいて配置されている。したがって、たとえば、
転送命令のコードに対しては第２の制御信号群３−６内
の所定ラインがアクティブとなり、この転送命令が正し
く実現される様にＡＮＤ千面３−２内と０８千面３−５
内にＥ型ＭＯ８）ランジスタａが配置される。
ＡＮＤ千面３−２は本発明に基づき、命令レジスタ３−
１内の命令コードに対し、複数個の異なった動作が得ら
れる様に複数個の平面から構成される。本実施例では４
個から構成される場合を説明する。たとえば、１つの命
令コードに対し°Ｃ１ＡＮＤ乎面３−２−１では８ビツ
ト転送命令として解釈し、第２の制御信号群３−６内の
所定ラインをアクティブにする。同じ命令コードに対し
、ＡＮＤ乎面３−２−２では、１６ビツト転送命令とし
て％また、ＡＮＤ千面３−２−３ 、３−２−４ではそ
れぞれ別の命令と解釈して、第２の制御信号群３−６内
の所定ラインをアクティブにする。
１内の命令コードに対し、複数個の異なった動作が得ら
れる様に複数個の平面から構成される。本実施例では４
個から構成される場合を説明する。たとえば、１つの命
令コードに対し°Ｃ１ＡＮＤ乎面３−２−１では８ビツ
ト転送命令として解釈し、第２の制御信号群３−６内の
所定ラインをアクティブにする。同じ命令コードに対し
、ＡＮＤ乎面３−２−２では、１６ビツト転送命令とし
て％また、ＡＮＤ千面３−２−３ 、３−２−４ではそ
れぞれ別の命令と解釈して、第２の制御信号群３−６内
の所定ラインをアクティブにする。
これらイＮＤ平面は、選択信号３−４−１．３−４−２
の状態で１つが選択される。すなわち、選択信号３−４
−１．３−４−２が共に２０″レベルのときは、インバ
ータ３−７−１ 、３−７−２の出力が共にゝゝ１“レ
ベルとなるので、ＡＮＤ平面３−２−１が選択される。
の状態で１つが選択される。すなわち、選択信号３−４
−１．３−４−２が共に２０″レベルのときは、インバ
ータ３−７−１ 、３−７−２の出力が共にゝゝ１“レ
ベルとなるので、ＡＮＤ平面３−２−１が選択される。
同様にゝゝ０／／ 、Ｊ“の組み合わせではＡＮＤ乎
面３−２−２が、ゝゝ１“、０“の組み合わせではＡＮ
Ｄ乎面３−２−３が０１“。
面３−２−２が、ゝゝ１“、０“の組み合わせではＡＮ
Ｄ乎面３−２−３が０１“。
ゝゝ１“の組み合わせではＡＮＤ乎面３−２−４がそれ
ぞれ選択される。
ぞれ選択される。
以上の構成により、同一の命令コードに対していくつか
の機能を持たせる事ができ、応用分野毎に最も適した命
令群を同一のマイクロコンピーータ内に格納する事が可
能である。これらの命令群また、本発明をシングルチッ
プマイクロコンビーータファミリイに応用した場合には
、考えられる応用分野に適した命令群を檜数個内蔵させ
る事で分野毎に最も適した機種を同時に複数機種開発す
る事が可能となり、従来、応用分野毎に一機種開発して
いた場合に比較して、開発工数開発期間。
の機能を持たせる事ができ、応用分野毎に最も適した命
令群を同一のマイクロコンピーータ内に格納する事が可
能である。これらの命令群また、本発明をシングルチッ
プマイクロコンビーータファミリイに応用した場合には
、考えられる応用分野に適した命令群を檜数個内蔵させ
る事で分野毎に最も適した機種を同時に複数機種開発す
る事が可能となり、従来、応用分野毎に一機種開発して
いた場合に比較して、開発工数開発期間。
開発費用の大幅な削減が期待できる。
以上詳細に説明した通り本発明によれば、上述の構成に
より、従来のマイクロコンピー−タフアミ’）イ内で命
令が固定され、応用分野毎に最適化がなされない欠点を
取り除き、周辺ノ・−ドウエアはかりでなく命令も応用
分野毎に最適化する事が可能ナマイクロコンピュータを
得ることができ、特にシングルチップマイクロコンピュ
ータファミリイへの実用効果は非常に高い。
より、従来のマイクロコンピー−タフアミ’）イ内で命
令が固定され、応用分野毎に最適化がなされない欠点を
取り除き、周辺ノ・−ドウエアはかりでなく命令も応用
分野毎に最適化する事が可能ナマイクロコンピュータを
得ることができ、特にシングルチップマイクロコンピュ
ータファミリイへの実用効果は非常に高い。
プ、第２図は本発明の一実施例によるマイクロコンピュ
ータの命令マツプ、第３図は本発明の一実施例によるマ
イクロコンピーータのデコーダ部分の回路図である。
ータの命令マツプ、第３図は本発明の一実施例によるマ
イクロコンピーータのデコーダ部分の回路図である。
図において、３−１・・・・・・命令レジスタ、３−２
゜３−２−１．３−２−２．３−２−３．３−２−４・
・・・・・Ａ９− ＮＤ平面、３−３・・・・・・第１の制御信号群、３−
４−１．３−４−２・・・・・・選択信号、３−５・・
・・・・０８平面、３−６・・・・・・第２の制御信号
群、３−７−１ 、３−７−２・・・・・・インバータ
、ａ・・・・・・Ｅ型ＭＯ８）ランジスタ、ｂ・・・・
・・Ｄ型ＭＯ８）ランジスタ。
゜３−２−１．３−２−２．３−２−３．３−２−４・
・・・・・Ａ９− ＮＤ平面、３−３・・・・・・第１の制御信号群、３−
４−１．３−４−２・・・・・・選択信号、３−５・・
・・・・０８平面、３−６・・・・・・第２の制御信号
群、３−７−１ 、３−７−２・・・・・・インバータ
、ａ・・・・・・Ｅ型ＭＯ８）ランジスタ、ｂ・・・・
・・Ｄ型ＭＯ８）ランジスタ。
１０−
命令コードＭ玉＝］（雀１％）
命令マツ７・
榮１図
第３図
Claims (1)
- 一つの命令コードに対し°Ｃそれぞれ異なる解読結果を
与える複数個の解読回路と、該複数個の解読回路から一
つの解読回路を選択する選択手段とを備え、該選択手段
により前記一つの命令コードに割り轟てられた複数個の
命令機能から任意の一つが選択できる事を％徴とするマ
イクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023067A JPS59148948A (ja) | 1983-02-15 | 1983-02-15 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023067A JPS59148948A (ja) | 1983-02-15 | 1983-02-15 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148948A true JPS59148948A (ja) | 1984-08-25 |
Family
ID=12100056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023067A Pending JPS59148948A (ja) | 1983-02-15 | 1983-02-15 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703529A1 (en) * | 1994-09-20 | 1996-03-27 | Nec Corporation | Microprocessor executing instruction having operand field including portion used as part of operation code |
| EP0825528A2 (en) * | 1996-08-23 | 1998-02-25 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
-
1983
- 1983-02-15 JP JP58023067A patent/JPS59148948A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703529A1 (en) * | 1994-09-20 | 1996-03-27 | Nec Corporation | Microprocessor executing instruction having operand field including portion used as part of operation code |
| US5922067A (en) * | 1994-09-20 | 1999-07-13 | Nec Corporation | Microprocessor executing instruction having operand field including portion used as part of operation code |
| EP0825528A2 (en) * | 1996-08-23 | 1998-02-25 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
| EP0825528A3 (en) * | 1996-08-23 | 1998-12-23 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
| US6047371A (en) * | 1996-08-23 | 2000-04-04 | Matsushita Electric Industrial Co., Ltd. | Signal processor for performing conditional operation |
| KR100549705B1 (ko) * | 1996-08-23 | 2006-04-28 | 마쯔시다덴기산교 가부시키가이샤 | 신호처리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03109644A (ja) | マイクロコンピュータ | |
| JPS59148948A (ja) | マイクロコンピユ−タ | |
| JPH07302254A (ja) | マイクロコンピュータシステム | |
| JPS638493B2 (ja) | ||
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| EP1372065B1 (en) | System large scale integrated circuit (LSI), method of designing the same, and program therefor | |
| JPS6213149Y2 (ja) | ||
| US5485591A (en) | Microprocessor wherein the number of register output signal liner connected to the buses are reduced reducing the load capacity of the buses | |
| JPH0248720A (ja) | ワンチップマイクロコンピュータ | |
| JPS6188696A (ja) | ワイヤレスリモコンのインタ−フエ−ス回路 | |
| JPS6246891B2 (ja) | ||
| JP2669195B2 (ja) | 割り込み制御回路 | |
| JP2584041B2 (ja) | データ処理装置 | |
| RU92010395A (ru) | Энергонезависимая ячейка памяти | |
| JPS61202225A (ja) | プロセツサによるハ−ドウエア制御方式 | |
| JPS59117651A (ja) | シングルチツプマイクロコンピユ−タのメモリ拡張回路 | |
| JPH06250818A (ja) | 算術論理演算装置 | |
| JPS6137084Y2 (ja) | ||
| JP2754786B2 (ja) | 情報処理装置 | |
| JPS58176762A (ja) | 並列処理システム | |
| JPS59189430A (ja) | 割込み制御方式 | |
| JPH0827741B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JPS59119922A (ja) | スイツチ情報読み取り回路 | |
| JPH03256130A (ja) | 割込要因検索方式 | |
| JPS62117041A (ja) | マイクロコンピユ−タ |