JPS59147516A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS59147516A JPS59147516A JP2094483A JP2094483A JPS59147516A JP S59147516 A JPS59147516 A JP S59147516A JP 2094483 A JP2094483 A JP 2094483A JP 2094483 A JP2094483 A JP 2094483A JP S59147516 A JPS59147516 A JP S59147516A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- peak value
- signal
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000001172 regenerating effect Effects 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル伝送方式の再生中継器あるいけ端局
中継装置に用いられる等化増幅器に付加される回路で、
等化増幅器出力信号から波形のピーク値を検出し、この
検出信号を利得制御信号として等化増幅器に入力し、そ
の利得を調整する自動利得制御回路に関する。
中継装置に用いられる等化増幅器に付加される回路で、
等化増幅器出力信号から波形のピーク値を検出し、この
検出信号を利得制御信号として等化増幅器に入力し、そ
の利得を調整する自動利得制御回路に関する。
一般にテイジタル中継伝送方式においては、伝送路の線
路長のばらつき、および温度変動等により伝送路損失に
差が生ずるため、この差を補償するために中継装置にて
等化増幅器の自動利得制御（以後ＡＧＣと記す）を施し
ている。このＡＧＣを行なう回路は上述のように等化増
幅器出力信号のピーク値を検出し、検出した直流信号に
より等化増幅器の利得を制御するものであるので、ピー
ク値検出から増幅器の利得制御を行うまでにＡＧＣ時定
数と称される一定の時定数を持っている。
路長のばらつき、および温度変動等により伝送路損失に
差が生ずるため、この差を補償するために中継装置にて
等化増幅器の自動利得制御（以後ＡＧＣと記す）を施し
ている。このＡＧＣを行なう回路は上述のように等化増
幅器出力信号のピーク値を検出し、検出した直流信号に
より等化増幅器の利得を制御するものであるので、ピー
ク値検出から増幅器の利得制御を行うまでにＡＧＣ時定
数と称される一定の時定数を持っている。
第１図はこの従来のＡＧＣ回路の一例を示す図である。
図において１は等化増幅器であり、信号入力端子（イ）
１等化波形出力端子（ロ）、および利得制御信号入力端
子（ハ）の３端子を有している。ピーク値検出回路２は
コンデンサＣＩ ＋ Ｃｍ ＋およびＲＣＩ ｒＲＣ２
より構成されており、等化波形のピーク値を検出する。
１等化波形出力端子（ロ）、および利得制御信号入力端
子（ハ）の３端子を有している。ピーク値検出回路２は
コンデンサＣＩ ＋ Ｃｍ ＋およびＲＣＩ ｒＲＣ２
より構成されており、等化波形のピーク値を検出する。
このピーク値検出信号は抵抗Ｒ１＋コンデンサＣ３より
なる低域通過ろ波器によってその高周波分が除去される
。低域通過ろ波器を通った直流成分は直流差動増幅器に
入力され、増幅される。この増幅を受けた信号は利得制
御信号として上記の入力端子（ハ）に導ひかれている。
なる低域通過ろ波器によってその高周波分が除去される
。低域通過ろ波器を通った直流成分は直流差動増幅器に
入力され、増幅される。この増幅を受けた信号は利得制
御信号として上記の入力端子（ハ）に導ひかれている。
この回路のＡＧＣ時定数は抵抗Ｒｔ ＩコンデンサＣ３
の値を調整することで適宜選ぶことができる。
の値を調整することで適宜選ぶことができる。
従来、このＡＧＣ時定数を決定する際には、以下に述べ
る理由により一方ではＡＧＣ時定数を小、他方では大と
いう相反する構成にしなければならず、そのため、ＡＧ
Ｃ時定数は経験によシ両者の妥協点が選択されていた。
る理由により一方ではＡＧＣ時定数を小、他方では大と
いう相反する構成にしなければならず、そのため、ＡＧ
Ｃ時定数は経験によシ両者の妥協点が選択されていた。
すなわち、ＡＧＣの応答速度が遅い場合は等化波形の符
号量干渉となって中継装置の特性劣化となり、高速の中
継装置になる程速い応答速度が必要となるため、ＡＧＣ
時定斂を小さくしなければならない。一方、ピーク値を
検出してＡＧＣ直流信号を得るときには、直流信号で等
化増幅器の利得を制御しているために不用な交流成分が
ないことが望ましく、交流成分がある場合は等化波形の
符号量干渉が生ずるためＡＧＣの時定数を大きくとらな
ければならない。
号量干渉となって中継装置の特性劣化となり、高速の中
継装置になる程速い応答速度が必要となるため、ＡＧＣ
時定斂を小さくしなければならない。一方、ピーク値を
検出してＡＧＣ直流信号を得るときには、直流信号で等
化増幅器の利得を制御しているために不用な交流成分が
ないことが望ましく、交流成分がある場合は等化波形の
符号量干渉が生ずるためＡＧＣの時定数を大きくとらな
ければならない。
このようなことからＡＧＣの時定数選定にあたっては中
継装置の特性劣化要因を本質的に除去できない、時定数
が決定されるという問題があった。
継装置の特性劣化要因を本質的に除去できない、時定数
が決定されるという問題があった。
本発明の目的は−Ｆ記問題点を解決し、符号量干渉を生
ずることなく速いＡＧＣ応答応答速段定できるＡＧＣ回
路を提供することにある。
ずることなく速いＡＧＣ応答応答速段定できるＡＧＣ回
路を提供することにある。
前記目的を達成するために本発明による自動利得制御回
路はディジタル伝送方式の再生中継器、あるいＦｉ端局
中継装置に用いられる等化増幅器の自動利得制御回路に
おいて、前記等化増幅器の出力波形のピーク値を検出す
るピーク値検出回路と。
路はディジタル伝送方式の再生中継器、あるいＦｉ端局
中継装置に用いられる等化増幅器の自動利得制御回路に
おいて、前記等化増幅器の出力波形のピーク値を検出す
るピーク値検出回路と。
前記ピーク値検出信号より高周波分を除去するとともに
ＡＧＣ時定数を調整できる低域通過ろ波器と、帥配低域
通過ろ波器を通過したピーク値検出信号の反転信号と非
反転信号を出力する分岐反転回路と、前記分岐反転回路
の一方の出力に接続されたコンデンサと、前記コンデン
サを介した分岐反転回路の一方の出力と他方の出力を加
算する加算器と、＠比論算器出力を直流増幅し、その出
力が前記等化増幅器の利得制御入力端子に接続される直
流差動増幅器とから構成しである。
ＡＧＣ時定数を調整できる低域通過ろ波器と、帥配低域
通過ろ波器を通過したピーク値検出信号の反転信号と非
反転信号を出力する分岐反転回路と、前記分岐反転回路
の一方の出力に接続されたコンデンサと、前記コンデン
サを介した分岐反転回路の一方の出力と他方の出力を加
算する加算器と、＠比論算器出力を直流増幅し、その出
力が前記等化増幅器の利得制御入力端子に接続される直
流差動増幅器とから構成しである。
前記構成によれば交流成分は加算器で相殺されることに
なるので、等化波形の符号量干渉は生ぜず、したがって
、ＡＧＣ時定数を小さく設定できる。
なるので、等化波形の符号量干渉は生ぜず、したがって
、ＡＧＣ時定数を小さく設定できる。
以下、図面を参照して本発明をさらに詳しく説明する。
第２図は本発明による自動利得制御回路の構成を示す図
である。図において、第１図と同じ回路部には同符号を
用いている。低域通過ろ波器を構成する抵抗Ｒ１とコン
デンサＣ３はその値を変えることによりＡＧＣ時定数を
調整できる。４は分岐反転回路であり、低域通過ろ波器
を通ったピーク値検出信号の反転信号と非反転信号を端
子に）。
である。図において、第１図と同じ回路部には同符号を
用いている。低域通過ろ波器を構成する抵抗Ｒ１とコン
デンサＣ３はその値を変えることによりＡＧＣ時定数を
調整できる。４は分岐反転回路であり、低域通過ろ波器
を通ったピーク値検出信号の反転信号と非反転信号を端
子に）。
（ホ）にそれぞれ出力する。上記信号は１８ホ位相が異
なった波形である。分岐反転回路４の反転出力端子に）
にはコンデンサＣ４が接続されているため交流分のみが
加算器５の一方の端子に入力する。また、分岐反転回路
４の非反転出力端子（ホ）は加算器５の他方の端子に直
結されているので、他方の端子にＶｉ直流分と交流分が
入力することになる。したがって、加算器では交流分け
その位相が互いに逆であるので、相殺される。よって、
直流差動増幅器３Ｆｉ直流分のみを増幅する。このよう
に交流成分が除かれるため、本回路はＡＧＣ応答応答速
段くすることのみのＡＧＣ時定数の虐整ができる。
なった波形である。分岐反転回路４の反転出力端子に）
にはコンデンサＣ４が接続されているため交流分のみが
加算器５の一方の端子に入力する。また、分岐反転回路
４の非反転出力端子（ホ）は加算器５の他方の端子に直
結されているので、他方の端子にＶｉ直流分と交流分が
入力することになる。したがって、加算器では交流分け
その位相が互いに逆であるので、相殺される。よって、
直流差動増幅器３Ｆｉ直流分のみを増幅する。このよう
に交流成分が除かれるため、本回路はＡＧＣ応答応答速
段くすることのみのＡＧＣ時定数の虐整ができる。
第３図は本発明の実施例を示す回路図である。
分岐反転回路４けトランジスタＱｌ、抵抗Ｒ２＋および
Ｒ３で構成され、トランジスタＱ＋ のコレクタよりピ
ーク値検出信号の反転信号がエミッタよりピーク値検出
信号の非反転信号が得られる。
Ｒ３で構成され、トランジスタＱ＋ のコレクタよりピ
ーク値検出信号の反転信号がエミッタよりピーク値検出
信号の非反転信号が得られる。
加算器５け差動増幅器と抵抗ＩＲ４ｐ Ｒ６およびＲ６
で構成され、その出力となる差動増幅器からは加算時に
交流分を減算、直流分のみを増幅したＡＧＣ制御信号が
得られる。
で構成され、その出力となる差動増幅器からは加算時に
交流分を減算、直流分のみを増幅したＡＧＣ制御信号が
得られる。
以上、詳しく説明したように本発明によれば中継装置の
特性劣化となる交流成分を自回路中で除去できるので、
ＡＧＣ時定数設定に従来のように苦慮することのない、
ＡＧＣ時定数の小さい高速再生中継装置用ＡＧＣ回路を
提供できる。
特性劣化となる交流成分を自回路中で除去できるので、
ＡＧＣ時定数設定に従来のように苦慮することのない、
ＡＧＣ時定数の小さい高速再生中継装置用ＡＧＣ回路を
提供できる。
第１図は従来の自動利得制御回路の一例を示す回路図、
第２図は本発明による自動利得制御回路の構成を示す回
路図、第３図は本発明の実施例を示す回路図である。 １・・・等化増幅器 ２・・・ビーク値検出回路 ３・・Φ直流差動増幅器 ４・・・分岐反転回路 ５・・・加算器 イ・・・信号入力端子 口・・１等化波形出力端子 ハ・・・利得制御信号入力端子 二・・・第１の分岐信号出力端子 ホ・・・第２の分１伎信号出力端子 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 温 片１図 才２図
第２図は本発明による自動利得制御回路の構成を示す回
路図、第３図は本発明の実施例を示す回路図である。 １・・・等化増幅器 ２・・・ビーク値検出回路 ３・・Φ直流差動増幅器 ４・・・分岐反転回路 ５・・・加算器 イ・・・信号入力端子 口・・１等化波形出力端子 ハ・・・利得制御信号入力端子 二・・・第１の分岐信号出力端子 ホ・・・第２の分１伎信号出力端子 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 温 片１図 才２図
Claims (1)
- ディジタル伝送方式の再生中継器あるいは端局中継装置
に用いられる等化増幅器の自動利得制御回路において、
前記等化増幅器の出力波形のピーク値を検出するピーク
値検出回路と、前記ピーク値検出信号二り高周波分を除
去するとともにＡＧＣ時定数を調整できる低域通過ろ波
器と、前記低域通過ろ波器を通過したピーク値検出信号
の反転信号と非反転信号を出力する分岐反転回路と、前
記分岐反転回路の一方の出力に接続されたコンデンサと
、前記コンデンサを介した分岐反転回路の一方の出力と
他方の出力を加算する加算器と、前記加算器出力を直流
増幅し、その出力が前記等化増幅器の利得制御入力端子
に接続された直流差動増幅器とから構成した自動利得制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094483A JPS59147516A (ja) | 1983-02-10 | 1983-02-10 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094483A JPS59147516A (ja) | 1983-02-10 | 1983-02-10 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59147516A true JPS59147516A (ja) | 1984-08-23 |
Family
ID=12041308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2094483A Pending JPS59147516A (ja) | 1983-02-10 | 1983-02-10 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447111A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Agc circuit |
| JPH07235849A (ja) * | 1993-11-30 | 1995-09-05 | At & T Corp | ディジタルベースバンドライン等化器用自動利得制御回路 |
-
1983
- 1983-02-10 JP JP2094483A patent/JPS59147516A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447111A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Agc circuit |
| JPH07235849A (ja) * | 1993-11-30 | 1995-09-05 | At & T Corp | ディジタルベースバンドライン等化器用自動利得制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0645063B1 (en) | Receiver automatic gain control | |
| US3728649A (en) | Automatic equalizer for digital cable transmission systems | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US4608542A (en) | Bandwidth controlled data amplifier | |
| CA1228123A (en) | Radio receiver with field intensity detector | |
| JPS59147516A (ja) | 自動利得制御回路 | |
| US2843662A (en) | Shunt clamper of the feedback type | |
| EP0322803A2 (en) | Automatic gain control amplifier for compensating cable loss | |
| JPS6247017B2 (ja) | ||
| JPS62132411A (ja) | 利得・オフセツト制御回路 | |
| JPS645774B2 (ja) | ||
| JPS61206329A (ja) | 自動等化装置 | |
| JPS6126254B2 (ja) | ||
| JPH01101713A (ja) | 自動利得制御増幅回路 | |
| JPS6245753B2 (ja) | ||
| JPS6390908A (ja) | リミツタ回路 | |
| JPH0516690B2 (ja) | ||
| JPH08195633A (ja) | 等化器 | |
| JPH0563504A (ja) | 同軸ケーブル損失等化増幅器 | |
| JPH04310010A (ja) | 波形等化器 | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| JPS59115604A (ja) | 増幅回路 | |
| JPS6221301B2 (ja) | ||
| SU1190530A1 (ru) | Лини св зи | |
| JPH08195688A (ja) | ノイズ除去機能を持つ受信装置 |