JPS59147451A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS59147451A JPS59147451A JP2156683A JP2156683A JPS59147451A JP S59147451 A JPS59147451 A JP S59147451A JP 2156683 A JP2156683 A JP 2156683A JP 2156683 A JP2156683 A JP 2156683A JP S59147451 A JPS59147451 A JP S59147451A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- film
- aluminum
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子の実装方法に関し、特に半導体素
子のボンディングに関するものである。
子のボンディングに関するものである。
（従来例の構成とその問題点）
従来より、半導体素仔の実装方法の中で、高速で量産性
が高く且つ信頼性の高い方法として、複数の電極を一度
にＨ？ンディングすることができるフィルムキャリヤに
よるボンディング方法が広く知られている。
が高く且つ信頼性の高い方法として、複数の電極を一度
にＨ？ンディングすることができるフィルムキャリヤに
よるボンディング方法が広く知られている。
このボンディング方法に使用されるフィルムキャリヤは
、第１図に示すように、長尺の可とう性絶縁フィルム１
ｖｃデバイス孔２およびスジロケット孔３が形成されて
いて、この司とう性絶縁フィルム１上に、デバイス孔２
上１で延長するような・ぐターンで形成された複数本の
リード４が接着剤により接着されたものである。このよ
うなフィルムキャリヤを使用して半導体素子のボンディ
ングを行なう場合は、第２図に示すように、半導体素子
５のアルミニウムパッド６上に、バリヤ層７の上に金層
８を積層して形成した突起電極を設け、この突起電極と
フィルムキャリヤのリード４とを熱圧着あるいは超音波
ボンディングにより接合している。なお、９はリード４
を可とう仕給縁フィルＡ ］に接着している接着剤であ
る。ここで、バリヤ層７は二層構造を有していて、通常
、クロム層形成後銅層を形成するか、あるいはチタン層
形成後パラジウム層を形成するか、あるいはチタン層形
成後銅層を形成していて、一層目は半導体素子５のアル
ミニウムパッド６との密着性を図り、二層目は金層８と
の密着性を図るためである。
、第１図に示すように、長尺の可とう性絶縁フィルム１
ｖｃデバイス孔２およびスジロケット孔３が形成されて
いて、この司とう性絶縁フィルム１上に、デバイス孔２
上１で延長するような・ぐターンで形成された複数本の
リード４が接着剤により接着されたものである。このよ
うなフィルムキャリヤを使用して半導体素子のボンディ
ングを行なう場合は、第２図に示すように、半導体素子
５のアルミニウムパッド６上に、バリヤ層７の上に金層
８を積層して形成した突起電極を設け、この突起電極と
フィルムキャリヤのリード４とを熱圧着あるいは超音波
ボンディングにより接合している。なお、９はリード４
を可とう仕給縁フィルＡ ］に接着している接着剤であ
る。ここで、バリヤ層７は二層構造を有していて、通常
、クロム層形成後銅層を形成するか、あるいはチタン層
形成後パラジウム層を形成するか、あるいはチタン層形
成後銅層を形成していて、一層目は半導体素子５のアル
ミニウムパッド６との密着性を図り、二層目は金層８と
の密着性を図るためである。
しかしながらこのような従来のフィルムキャリヤによる
ボンディング方法では、半導体素−７′５のアルミ・ぐ
ラド６上に実質」二三層の異種相別を用いて構成した突
起電極を必要とするだめ、半導体素７−５ ＆こ非常に
複雑な工程の処理を施さなければならず、）１″導体素
子そのものの歩留りが大きく低減する。これは、半導体
素子が良品であったとしても三層構造の突起電極を形成
する工程途中で不良品になる場合があり得るためであり
、このような突起電極の形成工程の付加およびそれに起
因する歩留りの低減等により、突起電極を設けた半導体
素子の製造コストが上昇し、非常に高価なものとなる。
ボンディング方法では、半導体素−７′５のアルミ・ぐ
ラド６上に実質」二三層の異種相別を用いて構成した突
起電極を必要とするだめ、半導体素７−５ ＆こ非常に
複雑な工程の処理を施さなければならず、）１″導体素
子そのものの歩留りが大きく低減する。これは、半導体
素子が良品であったとしても三層構造の突起電極を形成
する工程途中で不良品になる場合があり得るためであり
、このような突起電極の形成工程の付加およびそれに起
因する歩留りの低減等により、突起電極を設けた半導体
素子の製造コストが上昇し、非常に高価なものとなる。
さらに、三層の突起電極を必要とすることから、各半導
体メーカーの製品を自由に使用することができない等の
欠点があった。
体メーカーの製品を自由に使用することができない等の
欠点があった。
そこで従来、半導体素子５のアルミニウム・やラド６は
未処理の捷まとし、フィルムキャリヤのり−ド４の先端
部分を処理して接合用のバンゾ全形設したバンプ伺フィ
ルムキャリヤによるボンディング方法が提案されていた
。このボンディング方法は、第３図に示すように、リー
ド４の先端部分に、メッキ法によシ球状に近い金バンプ
１０を形成したシ、予め金球を作製して熱圧着により転
写して金バンプ１０を形成したりしてバンプ伺フィルム
キャリヤを構成し、この金バンブ１０を半導体素子５の
アルミノや、ドロにボンディングシテ、リード４と半導
体素子５のアルミニウド６とを接合するものである。
未処理の捷まとし、フィルムキャリヤのり−ド４の先端
部分を処理して接合用のバンゾ全形設したバンプ伺フィ
ルムキャリヤによるボンディング方法が提案されていた
。このボンディング方法は、第３図に示すように、リー
ド４の先端部分に、メッキ法によシ球状に近い金バンプ
１０を形成したシ、予め金球を作製して熱圧着により転
写して金バンプ１０を形成したりしてバンプ伺フィルム
キャリヤを構成し、この金バンブ１０を半導体素子５の
アルミノや、ドロにボンディングシテ、リード４と半導
体素子５のアルミニウド６とを接合するものである。
このような従来のパンゾ付フィルムキャリヤにヨルホン
ディング方法は、前記従来のフィルムキャリヤによるボ
ンディング方法の欠点を解消することができるが、大気
環境下における接合部の信頼性の面で次のような欠点が
あった。即ち、ＩＪ−ド４の先端の金バンプ０１０と半
導体素子５のアルミニウム・ぐラド６とが接合する部分
はアルミニウム・ぐラド６内の一部にすぎず、接合部以
外の部分にアルミニウドが露出しているだめ、大気環境
下ｅこおいてアルミニウムが腐食し、接合部の比抵抗が
高くなったり断線等が生じたりして、半導体素Ｆ５の機
能低下が生じ、さらニハ半導体素子５の機能が停止する
。そのため、ボンディングされた半導体素ｆ上に樹脂コ
ートにより保護膜を形成する７・ｊ策がとられているが
、保護膜の樹脂組成および形成方法の点で問題があり、
十分な信頼性が得られていなかった。
ディング方法は、前記従来のフィルムキャリヤによるボ
ンディング方法の欠点を解消することができるが、大気
環境下における接合部の信頼性の面で次のような欠点が
あった。即ち、ＩＪ−ド４の先端の金バンプ０１０と半
導体素子５のアルミニウム・ぐラド６とが接合する部分
はアルミニウム・ぐラド６内の一部にすぎず、接合部以
外の部分にアルミニウドが露出しているだめ、大気環境
下ｅこおいてアルミニウムが腐食し、接合部の比抵抗が
高くなったり断線等が生じたりして、半導体素Ｆ５の機
能低下が生じ、さらニハ半導体素子５の機能が停止する
。そのため、ボンディングされた半導体素ｆ上に樹脂コ
ートにより保護膜を形成する７・ｊ策がとられているが
、保護膜の樹脂組成および形成方法の点で問題があり、
十分な信頼性が得られていなかった。
（発明の目的）
オ発明は、−に記従来例の欠点に鑑みてなされたもので
、半導体素子のアルミニウムパッド上に複雑なプロセス
の処理を必要とせず、簡単な構成で確実且つ信頼性の高
い接合が得られる半導体素子の実装方法を提供するもの
である。
、半導体素子のアルミニウムパッド上に複雑なプロセス
の処理を必要とせず、簡単な構成で確実且つ信頼性の高
い接合が得られる半導体素子の実装方法を提供するもの
である。
（発明の構成）
上記目的を達成するために、本発明は、フィルムキャリ
ヤのリードの先端部に突部全形成するとともに、半導体
素子のアルミニウムパッドの表面およびその周辺の７や
シベーション膜上に金層を形成して、リードの突部とア
ルミニウム・Ｐラド上の金層とをボンディングすること
により、アルミニウム・やラドと金層、さらに金層とリ
ードが接合して、半導体素子とフィルムキャリヤとを接
続するものである。
ヤのリードの先端部に突部全形成するとともに、半導体
素子のアルミニウムパッドの表面およびその周辺の７や
シベーション膜上に金層を形成して、リードの突部とア
ルミニウム・Ｐラド上の金層とをボンディングすること
により、アルミニウム・やラドと金層、さらに金層とリ
ードが接合して、半導体素子とフィルムキャリヤとを接
続するものである。
（実施例の説明）
以下、図面により本発明の実施例を詳細に説明する。第
４図は、本発明の一実施例の構成を示す図で、第２図お
よび第３図と同一・符号のものは同一のものを示してい
る。第４図において、可とぅ性絶縁フィルム］の開孔部
まで延長して形成ボれたリード４の先端部分の半導体素
子５に接続される而に突部４ａｉ形成し、且つ、半導体
素子５のアルミ、４ｙ７１・６の表面およびその周辺の
ノＰシベーション膜りｌ上に金層１２を形成した後、リ
ード４の突部４ａと半導体素子５のアルミパッド６上の
金層１２と全熱圧着等によりボンディングシテ、リード
４と半導体素子５とを接合している。
４図は、本発明の一実施例の構成を示す図で、第２図お
よび第３図と同一・符号のものは同一のものを示してい
る。第４図において、可とぅ性絶縁フィルム］の開孔部
まで延長して形成ボれたリード４の先端部分の半導体素
子５に接続される而に突部４ａｉ形成し、且つ、半導体
素子５のアルミ、４ｙ７１・６の表面およびその周辺の
ノＰシベーション膜りｌ上に金層１２を形成した後、リ
ード４の突部４ａと半導体素子５のアルミパッド６上の
金層１２と全熱圧着等によりボンディングシテ、リード
４と半導体素子５とを接合している。
−］二記の構成において、リード４を半導体素子５にビ
ンディングする場合、第５図に示すように、熱および圧
力がリード４の突部４ａに集中して半導体素子５のアル
ミパッド６上の金層１２を変形させ、その変形力により
アルミ７Ｎツド６の表面に自然発生している酸化膜を破
って素地のアルミニウム面を露出させて、熱および圧力
によりアルミニウムパッド６と金層１２、そして金層１
２とリード４とをそれぞれ接合して、リード４とアルミ
ニウムパッド６とを接続する。そのため、二つの界面を
同時に接続することができるとともに、アルミニウムパ
ッド６と金層１２との密着性がさらに増して確実な接続
を得ることができる。また、金層１２はアルミニウムパ
ッド６の表面およびその周辺の・母シベーション膜１１
上に形成されているため、アルミニウム／’Ｉ’ ラド
６の表面が露出することがなく、大気環境下においても
アルミニウムが腐食することがない。
ンディングする場合、第５図に示すように、熱および圧
力がリード４の突部４ａに集中して半導体素子５のアル
ミパッド６上の金層１２を変形させ、その変形力により
アルミ７Ｎツド６の表面に自然発生している酸化膜を破
って素地のアルミニウム面を露出させて、熱および圧力
によりアルミニウムパッド６と金層１２、そして金層１
２とリード４とをそれぞれ接合して、リード４とアルミ
ニウムパッド６とを接続する。そのため、二つの界面を
同時に接続することができるとともに、アルミニウムパ
ッド６と金層１２との密着性がさらに増して確実な接続
を得ることができる。また、金層１２はアルミニウムパ
ッド６の表面およびその周辺の・母シベーション膜１１
上に形成されているため、アルミニウム／’Ｉ’ ラド
６の表面が露出することがなく、大気環境下においても
アルミニウムが腐食することがない。
なお、本実施例のリード４の突部４ａは、半導体素子５
のアルミニウムパッド６の幅よりも小さく、且つ５μｍ
以上の厚さ全必要とし、半導体素子５のアルミニウムパ
ッド６の幅よシも大きい場合、ボンディング時に金層１
２の変形が少なく、アルミニウムパッド６の表面の酸化
膜を十分に破ることができないため、確実な接合が得ら
れず、捷だ厚さが５μｍ以下の場合も、パシベーンヨン
膜１１の膜厚に阻害されて突部４ａが加圧されない状態
となったり、金層１２中に突部４ａのめり込みが少なが
ったりして一金層１２の変形が少なくなるため、確実な
接合を得ることができない。
のアルミニウムパッド６の幅よりも小さく、且つ５μｍ
以上の厚さ全必要とし、半導体素子５のアルミニウムパ
ッド６の幅よシも大きい場合、ボンディング時に金層１
２の変形が少なく、アルミニウムパッド６の表面の酸化
膜を十分に破ることができないため、確実な接合が得ら
れず、捷だ厚さが５μｍ以下の場合も、パシベーンヨン
膜１１の膜厚に阻害されて突部４ａが加圧されない状態
となったり、金層１２中に突部４ａのめり込みが少なが
ったりして一金層１２の変形が少なくなるため、確実な
接合を得ることができない。
また、本実施例のアルミパッド６上の金層１２は、５μ
ｍ〜３０μｍの厚さを必要とし、それ以下の場合、アル
ミニウムパッド６の素地のアルミニウムと共晶結合する
金の量が不十分で、確実な接合が得られず、壕だそれ以
上の場合、金層１２の変形が少なく、さらにボンディン
グ時に相当な圧力全必要とするため、接合状態が不均一
となり、十分な接合強度を得ることができない。
ｍ〜３０μｍの厚さを必要とし、それ以下の場合、アル
ミニウムパッド６の素地のアルミニウムと共晶結合する
金の量が不十分で、確実な接合が得られず、壕だそれ以
上の場合、金層１２の変形が少なく、さらにボンディン
グ時に相当な圧力全必要とするため、接合状態が不均一
となり、十分な接合強度を得ることができない。
次に、本実施例を具体的に説明する。まず、長尺の可と
う仕給縁フィルム１として、幅３５隅、厚さ１２５μｍ
のポリイミドフィルムを使用して、第１図に示したよう
に、デバイス孔２およびスプロケット孔３を予め準備し
た金型で・ぐンチングして形成した。スゲロケット孔３
は、可とう仕給縁フィルム１の幅方向の両端に、２ｍｍ
Ｘ３ｍｍの孔を４７５胴のピッチで設け、デバイス孔２
は、可とう仕給縁フィルム１の中央に、５ ｍｍ Ｘ
５ ｍｍの孔をスゲロケット孔３の３コマ分のピッチで
設けた。
う仕給縁フィルム１として、幅３５隅、厚さ１２５μｍ
のポリイミドフィルムを使用して、第１図に示したよう
に、デバイス孔２およびスプロケット孔３を予め準備し
た金型で・ぐンチングして形成した。スゲロケット孔３
は、可とう仕給縁フィルム１の幅方向の両端に、２ｍｍ
Ｘ３ｍｍの孔を４７５胴のピッチで設け、デバイス孔２
は、可とう仕給縁フィルム１の中央に、５ ｍｍ Ｘ
５ ｍｍの孔をスゲロケット孔３の３コマ分のピッチで
設けた。
次いで、幅２２．５ ｍｍ、厚さ７０ μｍで厚さ２０
ｌｔｍの接着剤９付きの圧延銅箔をスゲロケット孔３
を避けて可とう仕給縁フィルム１上にラミネートした。
ｌｔｍの接着剤９付きの圧延銅箔をスゲロケット孔３
を避けて可とう仕給縁フィルム１上にラミネートした。
そして、圧延銅箔の表面がエツチングされないようにア
ルカリ可溶性の樹脂でコーティングした後、可とう仕給
縁フィルム１のデバイス孔２から露出している圧延銅箔
の裏面に、フォトエツチング法により半導体素子５のア
ルミニウム・ｅラド６のパターンに合わせて突部４ａｉ
形成した。その際、エツチング液には塩化第２鉄溶液を
使用し、突部４ａを形成する部分にフォトレジストを残
して、それ以外の部分は１０μｍ〜１５μｍはどエラび
圧延銅箔の裏面のフォトレジスＩｆ除去し、水洗いした
。次に、デバイス孔２から露出している圧延銅箔の裏面
にエツチング防止用のアルカリ可溶性樹脂をコーティン
グした後、圧延銅箔の表面をフォトエツチング法により
エツチングして、半導体素子５のアルミニウムパッド６
のｉＲパターン合わせたり一ド４全形成した。この場合
も、エツチング液には塩化第２鉄溶液を使用して、／、
ａターン形成後フォトレジストｆ−除去して水洗いした
。
ルカリ可溶性の樹脂でコーティングした後、可とう仕給
縁フィルム１のデバイス孔２から露出している圧延銅箔
の裏面に、フォトエツチング法により半導体素子５のア
ルミニウム・ｅラド６のパターンに合わせて突部４ａｉ
形成した。その際、エツチング液には塩化第２鉄溶液を
使用し、突部４ａを形成する部分にフォトレジストを残
して、それ以外の部分は１０μｍ〜１５μｍはどエラび
圧延銅箔の裏面のフォトレジスＩｆ除去し、水洗いした
。次に、デバイス孔２から露出している圧延銅箔の裏面
にエツチング防止用のアルカリ可溶性樹脂をコーティン
グした後、圧延銅箔の表面をフォトエツチング法により
エツチングして、半導体素子５のアルミニウムパッド６
のｉＲパターン合わせたり一ド４全形成した。この場合
も、エツチング液には塩化第２鉄溶液を使用して、／、
ａターン形成後フォトレジストｆ−除去して水洗いした
。
そして、銅箔からなるリード４を形成した可とう仕給縁
フィルム１を７０±２℃のスズメッキ液に浸漬し、無電
解メッキ法によりリード４の表面にｊｑさ０４μｍ〜０
６μｍのスズの被膜全形成した後、水洗いして、リード
４の先端部分に厚さ１１０１Ｌ〜１５ ／１ｍの突部４
． ａ ｆ具えたフィルムキャリヤを得ることができた
。
フィルム１を７０±２℃のスズメッキ液に浸漬し、無電
解メッキ法によりリード４の表面にｊｑさ０４μｍ〜０
６μｍのスズの被膜全形成した後、水洗いして、リード
４の先端部分に厚さ１１０１Ｌ〜１５ ／１ｍの突部４
． ａ ｆ具えたフィルムキャリヤを得ることができた
。
次に、半導体ウェハー内の半導体素子５のアルミニウム
パッド６の表面に強固に発生ｌ〜でいる酸化膜全除去１
〜、同時にゴミ等も除去するために、りん酸が３７５Ｃ
Ｃ％酢酸が６０ｃｃ、硝酸が１５ｃｃの混合液を３０℃
〜３５℃に保ち、この混合液中に半導体ウェノ・−１１
０秒間浸漬した後、２０分間水洗いした。その後、スピ
ンナーで乾燥し、水分が十分になくなったのを確認して
から、電子ビーム蒸着装置のペルジャー内に半導体ウェ
ハーを固定し、蒸着装置内のハースに全音セットする。
パッド６の表面に強固に発生ｌ〜でいる酸化膜全除去１
〜、同時にゴミ等も除去するために、りん酸が３７５Ｃ
Ｃ％酢酸が６０ｃｃ、硝酸が１５ｃｃの混合液を３０℃
〜３５℃に保ち、この混合液中に半導体ウェノ・−１１
０秒間浸漬した後、２０分間水洗いした。その後、スピ
ンナーで乾燥し、水分が十分になくなったのを確認して
から、電子ビーム蒸着装置のペルジャー内に半導体ウェ
ハーを固定し、蒸着装置内のハースに全音セットする。
そして、ベルツヤ−内が３〜５ＸＩ（Ｉ Ｔｏｒｒの
真空度になってから、２０ （１℃〜２５０℃で３０分
間半導体ウェハーを加熱した後、２０ （１０Ｘ〜２５
００Ｘの厚さに全全蒸着した。次に、半導体ウェハーの
主面にスピンナーでフォトレジストヲ・塗布し、９０℃
で１０分間ベーキングした後、マスクアライナ−で半導
体素子５のアルミニウムパッド６上にマスクをセットし
て紫外線を当てた。そして、マスクアライナ−から半導
体ウェハーを取り出し、現像して半導体素子５のアルミ
パッド６上のフォトレノストを除去し、さらに］、］
０℃で１０分間ベーキングした。
真空度になってから、２０ （１℃〜２５０℃で３０分
間半導体ウェハーを加熱した後、２０ （１０Ｘ〜２５
００Ｘの厚さに全全蒸着した。次に、半導体ウェハーの
主面にスピンナーでフォトレジストヲ・塗布し、９０℃
で１０分間ベーキングした後、マスクアライナ−で半導
体素子５のアルミニウムパッド６上にマスクをセットし
て紫外線を当てた。そして、マスクアライナ−から半導
体ウェハーを取り出し、現像して半導体素子５のアルミ
パッド６上のフォトレノストを除去し、さらに］、］
０℃で１０分間ベーキングした。
その後、半導体ウェハー表面に先に形成した金蒸着膜を
共通電極として、金メツキ液中で電気メッキして、半導
体素子５のアルミノクツドロ上だけに厚さ１５μｍの金
層１２全形成した。その際に金メッキ液は、市販の非シ
アン系の二一一トロネクス２１Ｏ（山中貴金属（株））
ヲ使用して、５０±２℃に温度に保って電気メッキを行
なった。そして水洗いした後、半導体ウェハー」二のフ
ォトレジスト’ｌ除去し、半導体ウェハー表面に蒸着し
た余分エツチングした。この場合、フォトレジスト等の
マスクは使用せず、硝酸を１に対して塩酸および水をそ
れぞれ３および１の比で混合したエツチング液中に半導
体ウェハーをそのま才の状態で浸漬し、５０００Ｘエツ
チングした。これによって半導体ウェハー表面の２００
０ Ｘ〜２５００Ｘの金蒸着膜は除去され、さらに半導
体素子５のアルミ・ぐラド６上の厚さ１５μｍの金層１
２は、厚さがほぼ１４、５１１ｍとなった。その後、半
導体ウェハーを十分に水洗いし、グイシングツ−でカッ
ティングして、第４図に示したような金層１２を具えた
半導体素子５が得られた。
共通電極として、金メツキ液中で電気メッキして、半導
体素子５のアルミノクツドロ上だけに厚さ１５μｍの金
層１２全形成した。その際に金メッキ液は、市販の非シ
アン系の二一一トロネクス２１Ｏ（山中貴金属（株））
ヲ使用して、５０±２℃に温度に保って電気メッキを行
なった。そして水洗いした後、半導体ウェハー」二のフ
ォトレジスト’ｌ除去し、半導体ウェハー表面に蒸着し
た余分エツチングした。この場合、フォトレジスト等の
マスクは使用せず、硝酸を１に対して塩酸および水をそ
れぞれ３および１の比で混合したエツチング液中に半導
体ウェハーをそのま才の状態で浸漬し、５０００Ｘエツ
チングした。これによって半導体ウェハー表面の２００
０ Ｘ〜２５００Ｘの金蒸着膜は除去され、さらに半導
体素子５のアルミ・ぐラド６上の厚さ１５μｍの金層１
２は、厚さがほぼ１４、５１１ｍとなった。その後、半
導体ウェハーを十分に水洗いし、グイシングツ−でカッ
ティングして、第４図に示したような金層１２を具えた
半導体素子５が得られた。
ここで、リード４の先端部分に突部４． ａ ｆ具えた
フィルムキャリヤと、アルミニラムノやラド６上に金層
１２を具えた半導体素子５とを、突部４ａ゛と金層１２
が合うように顕微鏡で位置合わせした後、ソール先端温
度を４６０℃〜５００℃に保ったモリブデンツールを用
いて、１． Ｉ、 ｋｇ〜］、、 ５ ｋｇ（リード１
本当り６０９〜８０ｇ）の圧力で位置合わせした部分ｉ
ｙｌ？ンディングすることにより、第５図に示したよう
に、金層１２が変形してアルミ・ぞラド６と金層１２と
が接合するとともに金層１２とリード４とが接合して強
固な接合状態が得られた。
フィルムキャリヤと、アルミニラムノやラド６上に金層
１２を具えた半導体素子５とを、突部４ａ゛と金層１２
が合うように顕微鏡で位置合わせした後、ソール先端温
度を４６０℃〜５００℃に保ったモリブデンツールを用
いて、１． Ｉ、 ｋｇ〜］、、 ５ ｋｇ（リード１
本当り６０９〜８０ｇ）の圧力で位置合わせした部分ｉ
ｙｌ？ンディングすることにより、第５図に示したよう
に、金層１２が変形してアルミ・ぞラド６と金層１２と
が接合するとともに金層１２とリード４とが接合して強
固な接合状態が得られた。
（発明の効果）
以上説明したように、本発明は、フィルムキャリヤのリ
ードの先端部分に突部を設けるとともに、半導体素子の
アルミニウム・やラドの表面およびその周辺に金層を形
成して、リードの突部とアルミニウムパッド表面の金層
とｉ＆ンディングするもので、半導体素子のアルミニウ
ム・やラド上の処理に複雑なプロセスを必要とせず、且
つ、確実な接合が得られ、信頼性が高く、さらに、安価
で量産性が高い等の効果を有するものである。
ードの先端部分に突部を設けるとともに、半導体素子の
アルミニウム・やラドの表面およびその周辺に金層を形
成して、リードの突部とアルミニウムパッド表面の金層
とｉ＆ンディングするもので、半導体素子のアルミニウ
ム・やラド上の処理に複雑なプロセスを必要とせず、且
つ、確実な接合が得られ、信頼性が高く、さらに、安価
で量産性が高い等の効果を有するものである。
第１図は、従来のフィルムキャリヤの平面図、第２図は
、従来のフィルムキャリヤによるボンディング方法を示
す図、第３図は、従来のバング付フィルムキャリヤによ
るボンディング方法を示す図、第４図は、本発明の半導
体素子の実装方法の一実施例を示す図、第５図は、本発
明の半導体素子の実装方法の一実施例によりボンディン
グした半導体素子とフィルムキャリヤの断面図である。 ■・・・可とう仕給縁フィルム、２・・・デバイス孔、
４・・・リード、５・・・半導体素子、６・・・アルミ
ニウムパッド、ｌｌ・・・ノ４シペーション膜、１２・
・・金層。 第１図 ３ 第２図 第３図
、従来のフィルムキャリヤによるボンディング方法を示
す図、第３図は、従来のバング付フィルムキャリヤによ
るボンディング方法を示す図、第４図は、本発明の半導
体素子の実装方法の一実施例を示す図、第５図は、本発
明の半導体素子の実装方法の一実施例によりボンディン
グした半導体素子とフィルムキャリヤの断面図である。 ■・・・可とう仕給縁フィルム、２・・・デバイス孔、
４・・・リード、５・・・半導体素子、６・・・アルミ
ニウムパッド、ｌｌ・・・ノ４シペーション膜、１２・
・・金層。 第１図 ３ 第２図 第３図
Claims (3)
- （１） 町とう性絶縁フィルム上、もしくは該可とう
性絶縁フィルムに形成された開孔部まで延長させて複数
本のリードを形成してなるフィルムキャリヤの前記リー
ドの先端部分に突部を形成し、且つ、半導体素子のアル
ミニウムパッドの表面およびその周辺の／ｅシベー７ヨ
ン膜上に金層を形成して、前記り〜ドの突部と前記アル
ミニウムパッドの金層とをボンデングすることにより、
前記半導体素子と前記フィルムキャリヤとを接合するこ
とを特徴とする半導体素子の実装方法。 - （２） 前記リードの突部が、前記半導体素子のアル
ミニウムパッドの幅よりも小さく、且つ５μｍ以上の厚
さを有することを特徴とする特許請求の範囲第（１）項
記載の半導体素子の実装方法。 - （３）前記アルミニウムパッド上の金層が、５μｍない
し３０μｍの厚さを有することを特徴とする特許請求の
範囲第（１）項記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156683A JPS59147451A (ja) | 1983-02-14 | 1983-02-14 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156683A JPS59147451A (ja) | 1983-02-14 | 1983-02-14 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59147451A true JPS59147451A (ja) | 1984-08-23 |
Family
ID=12058568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156683A Pending JPS59147451A (ja) | 1983-02-14 | 1983-02-14 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0201916A2 (en) * | 1985-05-15 | 1986-11-20 | Matsushita Electric Industrial Co., Ltd. | Bonding method of semiconductor device |
| EP0327996A2 (en) * | 1988-02-09 | 1989-08-16 | National Semiconductor Corporation | Tape automated bonding of bumped tape on bumped die |
-
1983
- 1983-02-14 JP JP2156683A patent/JPS59147451A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0201916A2 (en) * | 1985-05-15 | 1986-11-20 | Matsushita Electric Industrial Co., Ltd. | Bonding method of semiconductor device |
| EP0201916A3 (en) * | 1985-05-15 | 1988-08-24 | Matsushita Electric Industrial Co., Ltd. | Bonding method of semiconductor device |
| EP0327996A2 (en) * | 1988-02-09 | 1989-08-16 | National Semiconductor Corporation | Tape automated bonding of bumped tape on bumped die |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198169B1 (en) | Semiconductor device and process for producing same | |
| US7847198B2 (en) | Wiring board and method for manufacturing the same, and semiconductor device | |
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| JPH0964049A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04133330A (ja) | 半導体装置およびその接続方法 | |
| JPS59147451A (ja) | 半導体素子の実装方法 | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JPH0357617B2 (ja) | ||
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH0443418B2 (ja) | ||
| JPH1116941A (ja) | キャリアフィルムを用いた半導体パッケージの製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPS621249A (ja) | 半導体装置 | |
| KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
| JPS6342852B2 (ja) | ||
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JPH031832B2 (ja) | ||
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JP2609709B2 (ja) | 半導体チップの実装方法 | |
| JP4279224B2 (ja) | チップサイズパッケージ | |
| JPH11214453A (ja) | 接続基材および半導体装置の製造方法 |