JPH11214453A - 接続基材および半導体装置の製造方法 - Google Patents

接続基材および半導体装置の製造方法

Info

Publication number
JPH11214453A
JPH11214453A JP10015181A JP1518198A JPH11214453A JP H11214453 A JPH11214453 A JP H11214453A JP 10015181 A JP10015181 A JP 10015181A JP 1518198 A JP1518198 A JP 1518198A JP H11214453 A JPH11214453 A JP H11214453A
Authority
JP
Japan
Prior art keywords
lead
base material
connection
lead portion
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10015181A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10015181A priority Critical patent/JPH11214453A/ja
Publication of JPH11214453A publication Critical patent/JPH11214453A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【課題】 リード部と半導体素子のパッド部との機械的
・電気的接続を良好にしかも容易に行うことのできる接
続基材、およびこれを用いた半導体装置の製造方法の提
供が望まれている。 【解決手段】 絶縁基体2上にリード部3と回路部4と
が設けられ、リード部3の先端部が絶縁基体2上から延
出して形成されてなり、リード部3の先端接続部に、リ
ード部3を形成する材料によってバンプ12が形成され
てなる接続基材1を用意し、半導体素子(チップ)19
のパッド部19aに、接続基材1におけるリード部3の
先端接続部のバンプ12を接続する半導体装置の製造方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子との機
械的・電気的接続を得るための接続基材とそれを用いた
半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置は、所定の回路が形成された
チップ状の半導体素子と、この半導体素子の回路と外部
との電気的な接続を行うためのリード部材(リード部)
と、半導体素子を封止するためのパッケージ部分とから
構成されている。ところで、近年では半導体パッケージ
としてより高密度実装に適合した高密度パッケージが強
く求められており、中でもTAB応用パッケージとして
のT−BGA(Tape- Ball Grid Array )とCSP(Ch
ip Size Package )とが最も期待されている。
【0003】しかして、これらT−BGAやCSPを用
いた場合、そのリード部とチップ(半導体素子)のパッ
ド部との接続が技術的に難しく、そのため従来では前記
リード部の先端にAu(金)またはAl(アルミニウ
ム)からなるバンプを転写によって設けたり、あるいは
金メッキとはんだとを積層してなるバンプや、金のスタ
ッドバンプなどをチップのパッド部に形成する、などと
いった工夫がなされている。
【0004】
【発明が解決しようとする課題】しかしながら、前記の
転写バンプ方式では、リード部の先端にアライメントに
よって金またはAlからなるバンプを転写し、その後超
音波併用熱圧着のインナーリードボンダーで1リードず
つ接合するので、位置合わせなどを高精度に行うには難
があり、また工数も多くなってしまうといった不都合が
ある。
【0005】また、チップのパッド部にメッキバンプを
形成する方式では、Al上にCuまたはNi膜を形成す
る必要があることから、この膜の形成のためスパッタリ
ングやエッチングを行わなくてはならず、工数が多くな
ってしまう。さらに、チップのパッド部にスタッドバン
プを形成する方式でも、AuまたはAlのワイヤーボン
ディングおよびカッティングが必要となることから、位
置合わせなどを高精度に行うには難があり、また工数も
多くなってしまう。
【0006】また、従来のT−BGAでは、インナーリ
ード(リード部)にテープ支持部がないため、インナー
リードに曲がりやあおり等の不具合が起こりやすく、ギ
ャングボンドやシングルポイントボンドの不良(コンタ
クト不良、ショート不良)が発生し易い。そして、この
ような不良の発生は多ピンでピッチが小さくなればなる
ほど顕著となり、歩留の低下および品質低下を招く一因
となっている。
【0007】このような不都合を解消するため本発明者
は、インナーリードを支持するフィルム部を設け、少な
くともチップのパッド部に相当する領域に異方性導電膜
/接着剤を形成することにより、インナーリードの曲が
りやあおり等の不具合をなくすことを提案した(特開平
7−263486号公報)。しかしながら、このような
技術にあっても、CuやAlからなるインナーリードの
先端切断面が露出しているため、ここが水分によって腐
食し、電気的、あるいは機械的な接合の不良を発生して
しまうことがあった。
【0008】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、リード部と半導体素子の
パッド部との機械的・電気的接続を良好にしかも容易に
行うことのできる接続基材、およびこれを用いた半導体
装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明における請求項1
記載の接続基材では、絶縁基体上にリード部と回路部と
が設けられ、該リード部の先端部が前記絶縁基体上から
延出して形成されてなり、前記リード部の先端接続部
に、該リード部を形成する材料によってバンプが形成さ
れてなることを前記課題の解決手段とした。
【0010】この接続基材によれば、リード部の先端接
続部に該リード部を形成する材料によってバンプが形成
されているので、該接続基材と半導体素子のパッド部と
を接続する際、リード部の先端接続部に転写やメッキな
どでバンプを形成する工程が不要になり、したがってリ
ード部の先端接続部におけるバンプ位置が安定するとと
もに、工数の削減が可能となる。
【0011】請求項4記載の接続基材では、絶縁基体上
にリード部と回路部とが設けられてなり、該リード部の
先端部が前記絶縁基体上から延出して形成され、かつ該
リード部の先端接続部を除いた前記リード部のほぼ全体
が、絶縁体からなる補強材で覆われたことにより補強さ
れてなることを前記課題の解決手段とした。
【0012】この接続基材によれば、リード部の先端接
続部を除いたリード部のほぼ全体が、絶縁体からなる補
強材で覆われて補強されているので、該リード部に曲が
りやあおり等の不具合が起こるのが防止され、さらに水
分による腐食も防止される。
【0013】請求項13記載の半導体装置の製造方法で
は、絶縁基体上にリード部と回路部とが設けられ、該リ
ード部の先端部が前記絶縁基体上から延出して形成され
てなり、前記リード部の先端接続部に、該リード部を形
成する材料によってバンプが形成されてなる接続基材を
用意し、半導体素子のパッド部に、前記接続基材におけ
るリード部の先端接続部のバンプを接続することを前記
課題の解決手段とした。
【0014】この半導体装置の製造方法によれば、接続
基材としてリード部の先端接続部に該リード部を形成す
る材料によってバンプが形成されているものを用いるの
で、該接続基材と半導体素子のパッド部とを接続する
際、リード部の先端接続部にバンプを形成する工程が不
要になり、したがってリード部の先端接続部におけるバ
ンプ位置が安定するとともに、工数の削減が可能とな
る。
【0015】請求項14記載の半導体装置の製造方法で
は、絶縁基体上にリード部と回路部とが設けられてな
り、該リード部の先端部が前記絶縁基体上から延出して
形成され、かつ該リード部の先端接続部を除いた、前記
リード部のほぼ全体が絶縁体からなる補強材で覆われた
ことにより補強されてなる接続基材を用意し、半導体素
子のパッド部に、前記接続基材におけるリード部の先端
接続部を接続することを前記課題の解決手段とした。
【0016】この半導体装置の製造方法によれば、接続
基材としてリード部の先端接続部を除いた、リード部の
ほぼ全体が絶縁体からなる補強材で覆われて補強されて
いるものを用いるので、前記リード部に曲がりやあおり
等の不具合が起こるのが防止され、さらに水分による腐
食も防止される。
【0017】
【発明の実施の形態】以下、本発明を詳しく説明する。
図1は本発明における請求項1記載の接続基材を、T−
BGA用の接続基材に適用した場合の一実施形態例を示
す図であり、図1中符号1は接続基材である。この接続
基材1は、ポリイミドシートからなる絶縁基体2上にリ
ード部3と回路部4とが設けられ、該リード部3の先端
部が前記絶縁基体2上から延出して形成されたものであ
る。
【0018】絶縁基体2は、チップ状の半導体素子(以
下、チップと称する)を配置するための平面視矩形状の
開口部5を形成したもので、その裏面(下面)にはエポ
キシ系等の接着剤6を介してスティフナ7が貼合されて
いる。リード部3および回路部4は、基本的には絶縁基
体2側からCuスパッタ膜8−Alスパッタ膜9−Cu
スパッタ膜10−Cuメッキ膜11の順に積層されてな
る4層構造を有したものである。
【0019】ただし、リード部3の、前記絶縁基体2上
から開口部5内に延出した先端部3aは、後述するよう
に前記4層構造のうちの最下層であるCuスパッタ膜8
が除去され、その上層のAlスパッタ膜9が露出せしめ
られていることにより3層構造となっている。また、こ
のリード部3の先端部3aは、後述するように特にその
最先端側の下面がチップのパッド部に接続するための先
端接続部3bとなっており、この先端接続部3bにはバ
ンプ12が形成されている。バンプ12は、リード部3
の先端部3aの最先端部分が下に凸となることによって
形成されたもので、リード部3の先端部3aと同一構成
に形成されたものであり、したがって絶縁基体2側から
Alスパッタ膜9−Cuスパッタ膜10−Cuメッキ膜
11の順に積層されてなる3層構造のものとなってい
る。
【0020】リード部3および回路部4には、リード部
3の先端接続部3bを除いたリード部3および回路部4
のほぼ全体が、エポキシやポリイミド樹脂等の絶縁体か
らなる補強材13で覆われており、これによってリード
部3および回路部4は、機械的にもまた耐湿性の点でも
補強されたものとなっている。補強材13には、リード
部3、回路部4のそれぞれの所定箇所に通じる孔14が
形成されている。これら孔14内には、それぞれリード
部3あるいは回路部4の導電部に接続した状態でNiメ
ッキ15が設けられており、さらにこのNiメッキ15
上には、はんだボール16が形成されている。
【0021】このような構成の接続基材1を作製するに
は、まず、図2(a)に示すように絶縁体2となる厚さ
50μm程度のポリイミドシート2aを用意し、さらに
このポリイミドシート2aにフォトレジストコート、露
光、現像、エッチング、レジスト剥離からなる一連の公
知プロセスを行って所定箇所に凹部17を形成する。こ
の凹部17は、図1に示したリード部3の先端接続部3
bに形成されたバンプ12に対応する位置および形状・
大きさのもので、開口径が50〜100μm程度、深さ
が10〜20μm程度のものである。
【0022】次に、このようにして凹部17を形成した
ポリイミドシート2aの凹部17形成面に、図2(b)
に示すようにスパッタ法によってCuを堆積し、厚さ1
μm程度のCuスパッタ膜8を形成する。続いて、この
Cuスパッタ膜8上に、スパッタ法によってAlを堆積
し、厚さ5〜10μm程度のAlスパッタ膜9を形成す
る。なお、このAlスパッタ膜9の形成にあたっては、
得られるAlスパッタ膜9中に、1%程度のSi、また
は数%程度のCu、または10ppm〜数10ppm程
度のNiが含有されるよう、使用するターゲットとして
これらの元素が予め所定量加えられたものを用いる。さ
らに、このAlスパッタ膜9上に、スパッタ法によって
再度Cuを堆積し、厚さ2〜3μm程度のCuスパッタ
膜10を形成する。
【0023】次いで、電気メッキを施して図2(c)に
示すようにCuスパッタ膜10の上に厚さ25〜30μ
m程度のCuメッキ膜11を形成し、Cuスパッタ膜8
−Alスパッタ膜9−Cuスパッタ膜10−Cuメッキ
膜11の4層構造を得る。なお、Cuスパッタ膜8はポ
リイミドシートとの密着性向上のために形成しており、
また、Cuスパッタ膜10はCuメッキ膜11形成のた
めの下地として形成している。
【0024】次いで、このようにしてポリイミドシート
2a上に形成した4層構造を、フォトレジストコート、
露光、現像、エッチング、レジスト剥離からなる一連の
公知プロセスを行い、図2(d)に示すようにリード部
3および回路部4をそれぞれ形成する。次いで、リード
部3、回路部4を覆ってポリイミドシート2a上に感光
性のエポキシ樹脂をコーティングして図2(e)に示す
ように補強材層(補強材13)を厚さ20〜30μm程
度に形成し、さらにこれに露光、現像、ポストベークを
行って所定箇所に孔14を形成する。
【0025】次いで、電気メッキによって孔14内に厚
さ120μm程度のNiメッキ15を形成し、続いて厚
さ250μm程度にはんだメッキを形成する。そして、
250℃程度ではんだメッキをリフロー処理し、はんだ
ボール16を形成する。次いで、高熱伝導性であり高耐
湿性の接着剤であるエポキシ系またはオレフィン系の熱
硬化性または熱可塑性接着剤6を用いて、ポリイミドシ
ート2aの裏面(下面)に矩形の開口部7aを形成した
スティフナ7を貼合する。ここで、このスティフナ7の
貼合については、その開口部7aが図1に示した絶縁基
体2の開口部5と対応するように、すなわち該開口部7
a内の直上に前記リード部3の先端部3aが配置される
ようにその位置決めを行う。また、これとは別に、前記
補強材層(補強材13)、はんだボール16を覆ってレ
ジスト層18を形成し、これら補強材層(補強材1
3)、はんだボール16を保護する。
【0026】次いで、スティフナ7の開口部7a内に臨
むポリイミドシート2aをアルカリ系エッチング液でエ
ッチングして図1に示したように該ポリイミドシート2
aに開口部5を形成し、これにより該ポリイミドシート
2aを絶縁基体2とする。このとき、Cuスパッタ膜8
はAlスパッタ膜9の保護膜として機能している。続い
て、開口部7a内、開口部5内にそれぞれ臨むリード部
3の先端部3aにおける、Cuスパッタ膜8を酸系エッ
チング液でエッチングし、Alスパッタ膜9を露出させ
る。その後、レジスト層18を剥離除去し、図1に示し
た接続基材1を得る。
【0027】このようにして作製した接続基材1を用
い、これのリード部3をチップ(半導体素子)のパッド
部に接続して半導体装置を得るには、図3に示すように
チップ19を開口部7aおよび開口部5の内部に配置
し、その状態でリード部3のバンプ12におけるAlス
パッタ膜9とチップ19のパッド部19aとをインナー
リードボンダーやシングルポイントボンダーなどで接合
する。その後、エポキシ系樹脂等の熱硬化型モールド樹
脂Mによってチップ19およびリード部3とその近傍部
分をモールディングする。
【0028】このような接続基材1にあっては、リード
部3の先端接続部3bにリード部3の形成材料によって
バンプ12が形成されているので、該接続基材1とチッ
プ19のパッド部19aとを接続する際、リード部3の
先端接続部3bに転写やメッキなどでバンプを形成する
工程が必要なくなり、このためバンプ12の位置が安定
してパッド部19aとの接続を確実に行うことができる
ようになり、またバンプ形成のための工程がなくなるこ
とにより全体の工数を削減することもでき、さらにはチ
ップ19のパッド部19aへのメッキバンプ形成も不要
となるので材料のコストダウンを図ることができる。
【0029】また、リード部3のAlスパッタ膜9に1
%程度のSi、または数%程度のCu、または10pp
m〜数10ppm程度のNiが添加されてなるので、耐
湿性が向上し、これにより該接続基材1を用いることに
よって得られる半導体装置の信頼性を高めることができ
る。また、リード部3が補強材13で補強されているの
で、リード部3に曲がりやあおりがなくなり、したがっ
てリード部3のバンプ12とチップ19のパッド部19
aとをシングルポイントボンディングあるいはギャング
ボンディングによって確実に接合することができる。ま
た、バンプ12の形成部となっているリード部3の先端
部3aが、Alスパッタ膜9、Cuスパッタ膜10、C
uメッキ膜11の順に積層されてなる3層構造を有して
いるので、これら膜間において相互に密着性が高く、し
たがって品質および信頼性が向上したものとなる。
【0030】そして、このような接続基材1を用いた半
導体装置の製造方法にあっては、従来に比べリード部3
とチップ19のパッド部19aとの電気的・機械的接続
を良好にしかも容易に行うことができ、したがって品質
および信頼性を向上することができるとともに、コスト
の低減化を図ることができる。
【0031】図4は本発明における請求項1記載の接続
基材を、CSP用の接続基材に適用した場合の一実施形
態例を示す図であり、図4中符号20は接続基材であ
る。この接続基材20は、図1に示した接続基材1と同
様にポリイミドシートからなる絶縁基体21上にリード
部22と回路部23とが設けられ、該リード部22の先
端部が前記絶縁基体21上から延出して形成されたもの
である。
【0032】絶縁基体21は、その裏面(下面)側にチ
ップ19を配置するとともに、チップ19の周辺部に設
けられたパッド部19aとリード部22の先端接続部2
2bとの間を機械的・電気的に接続するべく、チップ1
9の外周部形状に対応した開口部24を形成したもので
ある。また、この絶縁基体21には、その開口部24の
外側の裏面(下面)に、熱可塑性ポリイミドからなる接
着剤25を介してスティフナ26が貼合されている。
【0033】なお、リード部22および回路部23は、
図1に示した接続基材1と同様に、基本的には絶縁基体
21側からCuスパッタ膜27−Alスパッタ膜28−
Cuスパッタ膜29−Cuメッキ膜30の順に積層され
てなる4層構造を有したものである。ただし、この例に
おいても、リード部22の先端部22aはCuスパッタ
膜27が除去され、その上層のAlスパッタ膜28が露
出せしめられていることにより3層構造となっている。
また、このリード部22の先端部22aは、特にその最
先端側の下面がチップ19のパッド部19aに接続する
ための先端接続部22bとなっており、この先端接続部
22bには図1に示した例と同様のバンプ31が形成さ
れている。
【0034】リード部22および回路部23には、図1
に示した例と同様にリード部22の先端接続部22bを
除いたリード部22および回路部23のほぼ全体が、エ
ポキシ樹脂等の絶縁体からなる補強材32で覆われてお
り、これによってリード部22および回路部23は、機
械的にもまた耐湿性の点でも補強されたものとなってい
る。補強材32には、リード部22、回路部23のそれ
ぞれの所定箇所に通じる孔33が形成されている。これ
ら孔33内には、それぞれリード部22あるいは回路部
23の導電部に接続した状態でNiメッキ34が設けら
れており、さらにこのNiメッキ34上には、はんだボ
ール35が形成されている。
【0035】このような構成の接続基材20を作製する
には、まず、図5(a)に示すように絶縁体21となる
厚さ50μm程度のポリイミドシート21aを用意し、
さらにこのポリイミドシート21aに一連の公知プロセ
スを行って所定箇所に凹部36を形成する。
【0036】次に、このようにして凹部36を形成した
ポリイミドシート21aの凹部36形成面と反対側の面
に、熱可塑性ポリイミドを介してステンレスプレート製
で矩形の開口部26aを形成したスティフナ26を熱圧
着によって貼合する。ここで、このスティフナ26の貼
合については、その開口部26aが図4に示した絶縁基
体21の開口部24と対応するように、すなわち該開口
部26a周縁部の内側近傍直上に前記リード部22の先
端部22aが配置されるようにその位置決めを行う。
【0037】次に、図5(b)に示すようにスパッタ法
によってCuを堆積し、厚さ1μm程度のCuスパッタ
膜27を形成する。続いて、このCuスパッタ膜27上
に、スパッタ法によってAlを堆積し、厚さ5〜10μ
m程度のAlスパッタ膜28を形成する。なお、このA
lスパッタ膜28の形成にあたっては、得られるAlス
パッタ膜28中に、1%程度のSi、または数%程度の
Cu、または10ppm〜数10ppm程度のNiが含
有されるよう、使用するターゲットとしてこれらの元素
が予め所定量加えられたものを用いる。さらに、このA
lスパッタ膜28上に、スパッタ法によって再度Cuを
堆積し、厚さ2〜3μm程度のCuスパッタ膜29を形
成する。
【0038】次いで、電気メッキを施してCuスパッタ
膜29の上に厚さ25〜30μm程度のCuメッキ膜3
0を形成し、Cuスパッタ膜27−Alスパッタ膜28
−Cuスパッタ膜29−Cuメッキ膜30の4層構造を
得る。なお、Cuスパッタ膜27はポリイミドシートと
の密着性向上、およびAlスパッタ膜28表面のポリイ
ミドエッチング時のダメージ防止のために形成してお
り、また、Cuスパッタ膜29はCuメッキ膜30形成
のための下地として形成している。
【0039】次いで、このようにしてポリイミドシート
21a上に形成した4層構造を、フォトレジストコー
ト、露光、現像、エッチング、レジスト剥離からなる一
連の公知プロセスを行い、図5(c)に示すようにリー
ド部22および回路部23をそれぞれ形成する。次い
で、リード部22、回路部23を覆ってポリイミドシー
ト21a上に感光性のエポキシ樹脂をコーティングして
図5(d)に示すように補強材層32a(補強材32)
を形成し、さらにこれに露光、現像、ポストベークを行
って所定箇所に孔33を形成する。
【0040】次いで、図1に示した例と同様にして孔3
3内にNiメッキ34を形成し、続いてはんだメッキを
形成する。そして、はんだメッキをリフロー処理し、は
んだボール35を形成する。次いで、ポリイミドシート
21aの両面それぞれの側にレジストを塗布し、続いて
裏面側(スティフナ26を設けた側)のみを露光しさら
に現像し、得られたレジストパターンをマスクにしてポ
リイミドシート21aをアルカリ系エッチング液でエッ
チングして図5(e)に示したように該ポリイミドシー
ト21aに開口部24を形成し、これにより該ポリイミ
ドシート21aを絶縁基体21とする。このとき、Cu
スパッタ膜27はAlスパッタ膜28の保護膜として機
能している。
【0041】続いて、開口部26a内、開口部24内に
それぞれ臨むリード部22の先端部22aにおける、C
uスパッタ膜27を酸系エッチング液でエッチングし、
Alスパッタ膜28を露出させる。その後、レジストを
剥離除去し、図4に示した接続基材20を得る。
【0042】このようにして作製した接続基材20を用
い、これのリード部22をチップ19のパッド部19a
に接続して半導体装置を得るには、図6に示すようにチ
ップ19を開口部26a内に配置するとともにそのパッ
ド部19aを開口部24内に臨ませる。そして、この状
態でリード部22の先端接続部22bにおけるAlスパ
ッタ膜28とチップ19のパッド部19aとをインナー
リードボンダーで接合する。その後、エポキシ系樹脂等
の熱硬化型モールド樹脂Mによってチップ19およびリ
ード部22とその近傍部分をモールディングする。
【0043】このような接続基材20にあっては、リー
ド部22の先端接続部22bにリード部22の形成材料
によってバンプ31が形成されているので、前記接続基
材1と同様に、該接続基材20とチップ19のパッド部
19aとを接続する際、リード部22の先端接続部22
bに転写やメッキなどでバンプを形成する工程が必要な
くなり、このためバンプ31の位置が安定してパッド部
19aとの接続を確実に行うことができるようになり、
またバンプ形成のための工程がなくなることにより全体
の工数を削減することもでき、さらにはチップ19のパ
ッド部19aへのメッキバンプ形成も不要となるので材
料のコストダウンを図ることができる。
【0044】したがって、このような接続基材1を用い
た半導体装置の製造方法にあっては、従来に比べリード
部3とチップ19のパッド部19aとの電気的・機械的
接続を良好にしかも容易に行うことができ、したがって
品質および信頼性を向上することができるとともに、コ
ストの低減化を図ることができる。
【0045】図7は本発明における請求項4記載の接続
基材を、T−BGA用の接続基材に適用した場合の一実
施形態例を示す図であり、図7中符号40は接続基材で
ある。この接続基材40は、ポリイミド膜からなる絶縁
基体41上にリード部42と回路部43とが設けられ、
該リード部42の先端部が前記絶縁基体41上から延出
して形成されたものである。
【0046】絶縁基体41は、図1に示した接続基材1
と同様に、チップ19を配置するための平面視矩形状の
開口部44を形成したもので、その裏面(下面)側には
スティフナ45が一体化されている。リード部42およ
び回路部43は、基本的には絶縁基体41側からCuス
パッタ膜46−Alスパッタ膜47−Cuスパッタ膜4
8−Cuメッキ膜49の順に積層されてなる4層構造を
有したものである。
【0047】ただし、リード部42の、前記絶縁基体4
1上から開口部44内に延出した先端部42aは、後述
するように前記4層構造のうちの最下層であるCuスパ
ッタ膜46が除去され、その上層のAlスパッタ膜47
が露出せしめられていることにより、絶縁基体2側から
Alスパッタ膜47−Cuスパッタ膜48−Cuメッキ
膜49の順に積層されてなる3層構造のものとなってい
る。
【0048】リード部42および回路部43には、リー
ド部42の先端接続部42bを除いたリード部42およ
び回路部43のほぼ全体が、図1に示した接続基材1と
同様にエポキシ樹脂等の絶縁体からなる補強材50で覆
われており、これによってリード部42および回路部4
3は、機械的にもまた耐湿性の点でも補強されたものと
なっている。補強材50には、リード部42、回路部4
3のそれぞれの所定箇所に通じる孔51が形成されてい
る。これら孔51内には、それぞれリード部42あるい
は回路部43の導電部に接続した状態でNiメッキ52
が設けられており、さらにこのNiメッキ52上には、
はんだボール53が形成されている。
【0049】このような構成の接続基材40を作製する
には、まず、図8(a)に示すように0.25mm程度
の厚さのCu板からなるスティフナ材45a上にポリイ
ミド絶縁膜41aを厚さ20μm程度にコーティング
し、200℃で2時間程度ベークする。続いて、このポ
リイミド絶縁膜41a上にスパッタ法によってCuを堆
積し、厚さ1μm程度のCuスパッタ膜46を形成す
る。続いて、このCuスパッタ膜46上に、スパッタ法
によってAlを堆積し、厚さ5〜10μm程度のAlス
パッタ膜47を形成する。なお、このAlスパッタ膜4
7の形成にあたっても、得られるAlスパッタ膜47中
に、1%程度のSi、または数%程度のCu、または1
0ppm〜数10ppm程度のNiが含有されるよう、
使用するターゲットとしてこれらの元素が予め所定量加
えられたものを用いる。さらに、このAlスパッタ膜4
7上に、スパッタ法によって再度Cuを堆積し、厚さ2
μm程度のCuスパッタ膜48を形成する。
【0050】次いで、電気メッキを施して図8(b)に
示すようにCuスパッタ膜48の上に厚さ25〜30μ
m程度のCuメッキ膜49を形成し、Cuスパッタ膜4
6−Alスパッタ膜47−Cuスパッタ膜48−Cuメ
ッキ膜49の4層構造を得る。次いで、このようにして
ポリイミド絶縁膜41a上に形成した4層構造を、フォ
トレジストコート、露光、現像、エッチング、レジスト
剥離からなる一連の公知プロセスを行い、図8(c)に
示すようにリード部42および回路部43をそれぞれ形
成する。
【0051】次いで、リード部42、回路部43を覆っ
てポリイミド絶縁膜41a上に感光性のポリイミド樹脂
を厚さ30μm程度にコーティングして図8(d)に示
すように補強材層50a(補強材50)を形成し、さら
にこれに露光、現像、ポストベークを行って所定箇所に
開口径500μm程度の孔51を形成する。次いで、図
8(e)に示すように電気メッキによって孔51内に厚
さ120μm程度のNiメッキ52を形成し、続いて厚
さ250μm程度にはんだメッキを形成する。そして、
250℃程度ではんだメッキをリフロー処理し、はんだ
ボール53を形成する。
【0052】次いで、ポリイミド絶縁膜41aとスティ
フナ材45a側にレジストを塗布し、続いてスティフナ
材45a側のみを露光しさらに現像し、得られたレジス
トパターンをマスクにして図8(f)に示すようにステ
ィフナ材45aに開口部45bを形成し、これによって
スティフナ45を得る。続いて、開口部45b内に臨む
ポリイミド絶縁膜41aをアルカリ系エッチング液でエ
ッチングして図7に示したように該ポリイミド絶縁膜4
1aに開口部44を形成し、これにより該ポリイミドシ
ート41aを絶縁基体41とする。このとき、Cuスパ
ッタ膜46はAlスパッタ膜47の保護膜として機能し
ている。
【0053】続いて、開口部45b内、開口部44内に
それぞれ臨むリード部42の先端部42aにおける、C
uスパッタ膜46を酸系エッチング液でエッチングし、
Alスパッタ膜47を露出させる。その後、レジストを
剥離除去し、さらに必要に応じてリード部42の先端部
42aにおける先端接続部42bにAlあるいはAuか
らなるバンプ54を転写法等によって形成し、接続基材
40を得る。ここで、AlあるいはAuからなるバンプ
54を転写法等によって形成した場合、リード部42が
補強材50で補強されているため、バンプ54の転写等
が容易になるとともに位置ずれや接着力のバラツキおよ
びその低下がなく、したがって従来のバンプ54の形成
に伴う不都合が解消する。
【0054】このようにして作製した接続基材40を用
い、これのリード部42をチップ19のパッド部19a
に接続して半導体装置を得るには、図9(a)に示すよ
うにチップ19を開口部45bおよび開口部44の内部
に配置し、その状態でリード部42のバンプ54とチッ
プ19のパッド部19aとをインナーリードボンダーで
接合する。
【0055】次いで、エポキシ系樹脂等の熱硬化性モー
ルド樹脂Mによってチップ19およびリード部42とそ
の近傍部分をモールディングする。その後、図9(b)
に示すようにスティフナ45およびチップ19の底面
に、エポキシ系やシリコーン系の高熱伝導性接着剤55
を介して無酸素銅または高熱伝導銅合金などからなるヒ
ートスプレッダーSを貼合し、半導体装置を得る。
【0056】このような接続基材40にあっては、リー
ド部42の先端接続部42bを除いたリード部42のほ
ぼ全体を補強材50で覆って補強しているので、該リー
ド部に曲がりやあおり等の不具合が起こるのを防ぐこと
ができ、さらに水分による腐食も防止することができ、
これによりリード部42とチップ19のパッド部19a
とを確実に接合することができる。また、リード部42
のAlスパッタ膜47に1%程度のSi、または数%程
度のCu、または10ppm〜数10ppm程度のNi
が添加されてなるので、耐湿性が向上し、これにより該
接続基材40を用いることによって得られる半導体装置
の信頼性を高めることができる。
【0057】また、リード部42の先端部42aが、A
lスパッタ膜47、Cuスパッタ膜48、Cuメッキ膜
49の順に積層されてなる3層構造を有しているので、
これら膜間において相互に密着性が高く、したがって品
質および信頼性が向上したものとなる。また、このよう
な接続基材40を作製するにあたっては、全工程に亘っ
てスティフナ材45a(スティフナ45)でサポートし
ているため、作業性が良くなり、したがって歩留および
品質を向上することができる。
【0058】そして、このような接続基材40を用いた
半導体装置の製造方法にあっても、従来に比べリード部
42とチップ19のパッド部19aとの電気的・機械的
接続を良好にしかも容易に行うことができ、したがって
品質および信頼性を向上することができるとともに、コ
ストの低減化を図ることができる。なお、前記例ではス
ティフナ45(スティフナ材45a)としてCu板を用
いたが、他に例えば、高熱伝導銅合金やステンレス鋼を
用いてもよい。
【0059】また、前記図7、図8に示した接続基材4
0では、その作製に際して当初からスティフナ材45a
(スティフナ45)を用いているが、本発明はこれに限
定されることなく、以下に述べるようにリード部42、
回路部43を形成した後、絶縁基体41となるポリイミ
ド絶縁膜41aにスティフナ45を貼合するようにして
もよい。すなわち、この場合には、まず、図10(a)
に示すように厚さ50μm程度のポリイミドシートから
なるポリイミド絶縁体41a上に、Cuスパッタ膜4
6、Alスパッタ膜47、Cuスパッタ膜48を順次形
成する。続いて、これら3層構造の上に電気メッキを施
して図10(b)に示すようにCuメッキ膜49を形成
し、4層構造を得る。
【0060】次いで、この4層構造に対してフォトレジ
ストコート、露光、現像、エッチング、レジスト剥離か
らなる一連の公知プロセスを行い、図10(c)に示す
ようにリード部42および回路部43をそれぞれ形成す
る。次いで、リード部42、回路部43を覆ってポリイ
ミド絶縁膜41a上に感光性のポリイミド樹脂を厚さ3
0μm程度にコーティングして図10(d)に示すよう
に補強材層50a(補強材50)を形成し、さらにこれ
に露光、現像、ポストベークを行って所定箇所に孔51
を形成する。
【0061】また、これとは別に、高熱伝導性であり高
耐熱性の接着剤55を用いて、予め開口部45bを形成
してなるスティフナ45を貼合する。ここで、このステ
ィフナ45の貼合については、その開口部45bが図7
に示した絶縁基体41の開口部44と対応するように、
すなわち該開口部45a内の直上に前記リード部42の
先端部42aが配置されるようにその位置決めを行う。
次いで、図10(e)に示すように電気メッキによって
孔51内にNiメッキ52およびはんだメッキを形成
し、さらにリフロー処理してはんだボール53を形成す
る。
【0062】次いで、図10(f)に示すようにポリイ
ミド絶縁膜41aの上面側のみにレジスト層56を形成
し、その状態でスティフナ45の開口部45b内に臨む
ポリイミド絶縁膜41aをアルカリ系エッチング液でエ
ッチングして図7に示すように該ポリイミド絶縁膜41
aに開口部44を形成し、これにより該ポリイミドシー
ト41aを絶縁基体41とする。
【0063】続いて、開口部45b内、開口部44内に
それぞれ臨むリード部42の先端部42aにおける、C
uスパッタ膜46を酸系エッチング液でエッチングし、
Alスパッタ膜47を露出させる。その後、レジスト層
56を剥離除去し、さらに必要に応じてリード部42の
先端部42aにおける先端接続部42bにAlからなる
バンプ54を転写法等によって形成し、図7に示した接
続基材40を得る。
【0064】また、図8(a)〜(f)に示した例、あ
るいは図10(a)〜(f)に示した作製方法による接
続基材40では、そのリード部42の先端接続部42b
にAlからなるバンプ54を形成したが、該バンプ54
を形成することなく、チップ19との接合時において、
図11(a)に示すようにこの先端接続部42bに異方
性導電膜57を仮圧着し、あるいは異方性導電ペースト
(図示略)を塗布するようにしてもよい。
【0065】そして、その場合には、このようにチップ
19との接合時に異方性導電膜57を仮圧着しあるいは
異方性導電ペースト(図示略)を塗布した後、図11
(b)に示すように異方性導電膜57あるいは異方性導
電ペーストを介してリード部42の先端接続部42bと
チップ19のパッド部19aとをシングルポイントボン
ダーで接合し、その後モールディングし、ヒートスプレ
ッダーを貼合して半導体装置を得る。
【0066】図12は本発明における請求項4記載の接
続基材を、CSP用の接続基材に適用した場合の一実施
形態例を示す図であり、図12中符号60は接続基材で
ある。この接続基材60は、図7に示した接続基材40
と同様にポリイミドシートからなる絶縁基体61上にリ
ード部62と回路部63とが設けられ、該リード部62
の先端部が前記絶縁基体61上から延出して形成された
ものである。
【0067】絶縁基体61は、その裏面(下面)側にチ
ップ19を配置するとともに、チップ19の周辺部に設
けられたパッド部19aとリード部62の先端接続部6
2bとの間を機械的・電気的に接続するべく、チップ1
9の外周部形状に対応した開口部64を形成したもので
ある。なお、リード部62および回路部63は、図7に
示した接続基材40と同様に、基本的には絶縁基体61
側からCuスパッタ膜65−Alスパッタ膜66−Cu
スパッタ膜67−Cuメッキ膜68の順に積層されてな
る4層構造を有したものである。
【0068】ただし、この例においても、リード部62
の先端部62aはCuスパッタ膜65が除去され、その
上層のAlスパッタ膜66が露出せしめられていること
により3層構造となっている。また、このリード部62
の先端部62aは、特にその最先端側の下面がチップ1
9のパッド部19aに接続するための先端接続部62b
となっている。
【0069】リード部62および回路部63の一部に
は、リード部62の先端接続部62bを除いたリード部
62のほぼ全体および回路部23の一部が、ポリイミド
樹脂等の絶縁体からなる補強材69で覆われており、こ
れによってリード部62および回路部63は、機械的に
もまた耐湿性の点でも補強されたものとなっている。補
強材69には、リード部62、回路部63のそれぞれの
所定箇所に通じる孔70が形成されている。これら孔7
0内には、それぞれリード部62あるいは回路部63の
導電部に接続した状態でNiメッキ71が設けられてお
り、さらにこのNiメッキ71上には、はんだボール7
2が形成されている。なお、リード部62の先端部62
aにおける先端接続部62bには、AlあるいはAuか
らなるバンプ(図示略)が転写法等によって形成され、
あるいは異方性導電膜または異方性接着剤が設けられて
いる。
【0070】このような構成の接続基材60を作製する
には、まず、図13(a)に示すように厚さ50μm程
度のポリイミドシートからなるポリイミド絶縁体61a
上に、Cuスパッタ膜65、Alスパッタ膜66、Cu
スパッタ膜67を順次形成する。続いて、これら3層構
造の上に電気メッキを施して図13(b)に示すように
Cuメッキ膜68を形成し、4層構造を得る。
【0071】次いで、この4層構造に対してフォトレジ
ストコート、露光、現像、エッチング、リンス、レジス
ト剥離からなる一連の公知プロセスを行い、図13
(c)に示すようにリード部62および回路部63をそ
れぞれ形成する。次いで、リード部62、回路部63を
覆ってポリイミド絶縁膜61a上に感光性のポリイミド
樹脂を厚さ20μm程度にコーティングし、さらにこれ
に露光、現像、ポストベークを行って所定箇所に孔70
を形成するとともに、一部の回路部63上のポリイミド
樹脂を除去して、図13(d)に示すようにリード部6
2の先端面を覆った状態に補強材69を形成する。
【0072】次いで、図13(e)に示すように電気メ
ッキによって孔70内にNiメッキ71およびはんだメ
ッキを形成し、さらにリフロー処理してはんだボール7
2を形成する。次いで、ポリイミド絶縁体61aの両面
それぞれの側にレジストを塗布し、さらに裏面側のみを
露光し現像して図13(f)に示すようにレジストパタ
ーン73を得る。そして、このレジストパターン73を
マスクにしてポリイミドシート61aをアルカリ系エッ
チング液でエッチングし、該ポリイミド絶縁体61aに
開口部64を形成して該ポリイミド絶縁体61aを絶縁
基体61とする。このとき、Cuスパッタ膜65はAl
スパッタ膜66の保護膜として機能している。
【0073】続いて、開口部64内に臨むリード部62
の先端部62aにおける、Cuスパッタ膜65を酸系エ
ッチング液でエッチングし、Alスパッタ膜66を露出
させる。その後、レジストを剥離除去し、図12に示し
た接続基材60を得る。なお、レジスト剥離除去後にC
uスパッタ膜65をエッチングするようにしてもよい。
【0074】このようにして作製した接続基材60を用
い、これのリード部62をチップ19のパッド部19a
に接続して半導体装置を得るには、図14(a)に示す
ようにチップ19のパッド部19aが開口部64内に臨
むように配置する。そして、この状態で絶縁基体61の
底面に高熱伝導性でありかつ高耐湿性の接着剤73を介
してチップ19をダイボンディングするとともに、リー
ド部62に設けたバンプまたは異方性導電膜(あるいは
異方性接着剤)74とチップ19のパッド部19aとを
インナーリードボンダーで接合する。その後、図14
(b)に示すようにエポキシ系樹脂等の熱硬化型モール
ド樹脂Mによってチップ19およびリード部62とその
近傍部分をモールディングする。
【0075】このような接続基材60にあっても、図7
に示した接続基材40と同様にリード部62の先端接続
部62bを除いたリード部62のほぼ全体を補強材69
で覆って補強しているので、該リード部に曲がりやあお
り等の不具合が起こるのを防ぐことができ、さらに水分
による腐食も防止することができ、これによりリード部
42とチップ19のパッド部19aとを確実に接合する
ことができる。
【0076】したがって、このような接続基材60を用
いた半導体装置の製造方法にあっても、従来に比べリー
ド部62とチップ19のパッド部19aとの電気的・機
械的接続を良好にしかも容易に行うことができ、したが
って品質および信頼性を向上することができるととも
に、コストの低減化を図ることができる。
【0077】
【発明の効果】以上説明したように本発明における請求
項1記載の接続基材は、リード部の先端接続部に該リー
ド部を形成する材料によってバンプを形成したものであ
るから、該接続基材と半導体素子のパッド部とを接続す
る際、リード部の先端接続部に転写やメッキなどでバン
プを形成する工程が不要になり、したがってリード部の
先端接続部におけるバンプ位置を安定化することができ
るとともに、全体の工数の削減を図ることができる。
【0078】請求項4記載の接続基材は、リード部の先
端接続部を除いたリード部のほぼ全体を、絶縁体からな
る補強材で覆って補強したものであるから、該リード部
に曲がりやあおり等の不具合が起こるのを防止すること
ができるのはもちろん、水分による腐食も防止すること
ができ、これによりリード部と半導体素子のパッド部と
を確実に接合することができる。
【0079】請求項13記載の半導体装置の製造方法
は、接続基材としてリード部の先端接続部に該リード部
を形成する材料によってバンプが形成されているものを
用いる方法であるから、該接続基材と半導体素子のパッ
ド部とを接続する際、リード部の先端接続部にバンプを
形成する工程を不要にすることができ、これによりリー
ド部の先端接続部におけるバンプ位置を安定化してリー
ド部と半導体素子のパッド部との電気的・機械的接続を
良好にしかも容易に行うことができ、したがって品質お
よび信頼性を向上することができるとともに、コストの
低減化を図ることができる。
【0080】請求項14記載の半導体装置の製造方法
は、接続基材としてリード部の先端接続部を除いた、リ
ード部のほぼ全体を絶縁体からなる補強材で覆って補強
したものを用いる方法であるから、前記リード部に曲が
りやあおり等の不具合が起こるのを防止することがで
き、さらに水分による腐食も防止することができ、これ
により品質および信頼性を向上することができるととも
に、コストの低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の接続基材をT−BGA用の接続基材に
適用した場合の一実施形態例の概略構成を示す要部側断
面図である。
【図2】(a)〜(e)は、図1に示した接続基材の作
製方法を工程順に説明するための要部側断面図である。
【図3】図1に示した接続基材を用いた半導体装置の製
造方法を説明するための要部側断面図である。
【図4】本発明の接続基材をCSP用の接続基材に適用
した場合の一実施形態例の概略構成を示す要部側断面図
である。
【図5】(a)〜(e)は、図4に示した接続基材の作
製方法を工程順に説明するための要部側断面図である。
【図6】図4に示した接続基材を用いた半導体装置の製
造方法を説明するための要部側断面図である。
【図7】本発明の接続基材をT−BGA用の接続基材に
適用した場合の一実施形態例の概略構成を示す要部側断
面図である。
【図8】(a)〜(f)は、図7に示した接続基材の作
製方法を工程順に説明するための要部側断面図である。
【図9】(a)、(b)は、図7に示した接続基材を用
いた半導体装置の製造方法を工程順に説明するための要
部側断面図である。
【図10】(a)〜(f)は、図7に示した接続基材の
作製方法の変形例を工程順に説明するための要部側断面
図である。
【図11】(a)、(b)は、図7に示した接続基材を
用いた半導体装置の製造方法の変形例を工程順に説明す
るための要部側断面図である。
【図12】本発明の接続基材をCSP用の接続基材に適
用した場合の一実施形態例の概略構成を示す要部側断面
図である。
【図13】(a)〜(f)は、図4に示した接続基材の
作製方法を工程順に説明するための要部側断面図であ
る。
【図14】(a)、(b)は、図12に示した接続基材
を用いた半導体装置の製造方法を工程順に説明するため
の要部側断面図である。
【符号の説明】
1,20,40,60…接続基材、2,21,41,6
1…絶縁基体、3,22,42,62…リード部、4,
23,43,63…回路部、7,26,45…スティフ
ナ、8,27,46,65…Cuスパッタ膜、9,2
8,47,66…Alスパッタ膜、10,29,48,
67…Cuスパッタ膜、11,30,49,68…Cu
メッキ膜、12,31…バンプ、13,32,50,6
9…補強材

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基体上にリード部と回路部とが設け
    られ、該リード部の先端部が前記絶縁基体上から延出し
    て形成されてなり、 前記リード部の先端接続部に、該リード部を形成する材
    料によってバンプが形成されてなることを特徴とする接
    続基材。
  2. 【請求項2】 前記バンプの形成部が、前記絶縁基体側
    からAlスパッタ膜−Cuスパッタ膜−Cuメッキ膜の
    順に積層されてなる3層構造を有していることを特徴と
    する請求項1記載の接続基材。
  3. 【請求項3】 前記3層構造のAlスパッタ膜中に、1
    %程度のSi、または数%程度のCu、または10pp
    m〜数10ppm程度のNiが添加されてなることを特
    徴とする請求項1記載の接続基材。
  4. 【請求項4】 絶縁基体上にリード部と回路部とが設け
    られてなり、該リード部の先端部が前記絶縁基体上から
    延出して形成され、かつ該リード部の先端接続部を除い
    た前記リード部のほぼ全体が、絶縁体からなる補強材で
    覆われたことにより補強されてなることを特徴とする接
    続基材。
  5. 【請求項5】 前記リード部の先端接続部に、異方性導
    電膜または異方性接着剤が設けられてなることを特徴と
    する請求項4記載の接続基材。
  6. 【請求項6】 前記リード部の先端接続部に、アルミニ
    ウムあるいは金からなるバンプが設けられてなることを
    特徴とする請求項4記載の接続基材。
  7. 【請求項7】 前記リード部の先端部が、前記絶縁基体
    側からAlスパッタ膜−Cuスパッタ膜−Cuメッキ膜
    の順に積層されてなる3層構造を有していることを特徴
    とする請求項4記載の接続基材。
  8. 【請求項8】 前記3層構造のAlスパッタ膜中に、1
    %程度のSi、または数%程度のCu、または10pp
    m〜数10ppm程度のNiが添加されてなることを特
    徴とする請求項7記載の接続基材。
  9. 【請求項9】 前記回路部が、前記絶縁基体側からCu
    スパッタ膜−Alスパッタ膜−Cuスパッタ膜−Cuメ
    ッキ膜の順に積層されてなる4層構造となっていること
    を特徴とする請求項4記載の接続基材。
  10. 【請求項10】 前記4層構造のAlスパッタ膜中に、
    1%程度のSi、または数%程度のCu、または10p
    pm〜数10ppm程度のNiが添加されてなることを
    特徴とする請求項9記載の接続基材。
  11. 【請求項11】 前記絶縁基体の下面に、スティフナが
    設けられてなることを特徴とする請求項4記載の接続基
    材。
  12. 【請求項12】 前記リード部の先端接続部に、該リー
    ド部を形成する材料によってバンプが形成されてなるこ
    とを特徴とする請求項4記載の接続基材。
  13. 【請求項13】 絶縁基体上にリード部と回路部とが設
    けられ、該リード部の先端部が前記絶縁基体上から延出
    して形成されてなり、前記リード部の先端接続部に、該
    リード部を形成する材料によってバンプが形成されてな
    る接続基材を用意し、 半導体素子のパッド部に、前記接続基材におけるリード
    部の先端接続部のバンプを接続することを特徴とする半
    導体装置の製造方法。
  14. 【請求項14】 絶縁基体上にリード部と回路部とが設
    けられてなり、該リード部の先端部が前記絶縁基体上か
    ら延出して形成され、かつ該リード部の先端接続部を除
    いた、前記リード部のほぼ全体が絶縁体からなる補強材
    で覆われたことにより補強されてなる接続基材を用意
    し、 半導体素子のパッド部に、前記接続基材におけるリード
    部の先端接続部を接続することを特徴とする半導体装置
    の製造方法。
JP10015181A 1998-01-28 1998-01-28 接続基材および半導体装置の製造方法 Pending JPH11214453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10015181A JPH11214453A (ja) 1998-01-28 1998-01-28 接続基材および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10015181A JPH11214453A (ja) 1998-01-28 1998-01-28 接続基材および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11214453A true JPH11214453A (ja) 1999-08-06

Family

ID=11881665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10015181A Pending JPH11214453A (ja) 1998-01-28 1998-01-28 接続基材および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11214453A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336446B2 (en) 2003-12-04 2008-02-26 Nitto Denko Corporation Suspension board having a circuit and a flying lead portion
US7408242B2 (en) 2001-05-15 2008-08-05 Oki Electric Industry Co., Ltd. Carrier with reinforced leads that are to be connected to a chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408242B2 (en) 2001-05-15 2008-08-05 Oki Electric Industry Co., Ltd. Carrier with reinforced leads that are to be connected to a chip
US7336446B2 (en) 2003-12-04 2008-02-26 Nitto Denko Corporation Suspension board having a circuit and a flying lead portion

Similar Documents

Publication Publication Date Title
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP3313547B2 (ja) チップサイズパッケージの製造方法
US6949470B2 (en) Method for manufacturing circuit devices
EP1701379A2 (en) Semiconductor device and manufacturing method of the same
US20020030288A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US6989291B2 (en) Method for manufacturing circuit devices
JP2003522401A (ja) 積層型集積回路パッケージ
US6420787B1 (en) Semiconductor device and process of producing same
JP3502800B2 (ja) 半導体装置の製造方法
US11646248B2 (en) Semiconductor device having a lead flank and method of manufacturing a semiconductor device having a lead flank
US20080315414A1 (en) Electronic device manufacturing method and electronic device
JP2003197856A (ja) 半導体装置
KR20040027345A (ko) 회로 장치의 제조 방법
JP4352294B2 (ja) 半導体装置の製造方法
JPH1092865A (ja) 半導体装置およびその製造方法
JP2005286057A (ja) 回路装置およびその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
JPH11204560A (ja) 半導体装置及びその製造方法
JP4638614B2 (ja) 半導体装置の作製方法
JPH11214453A (ja) 接続基材および半導体装置の製造方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2006191152A (ja) 半導体装置及びその製造方法
JP3798765B2 (ja) 半導体装置の製造方法