JPS5914739Y2 - 露出計におけるデジタル表示回路 - Google Patents

Description

【考案の詳細な説明】 本考案は露出計におけるデジタル表示回路に関するもの
である。

従来露出計の表示装置としては電流計が多く用いられて
いたが、このような機器は振動による故障等が多く、信
頼度が低いものであり、露出計のような携帯機器の表示
装置としては多くの欠点を有していた。

このため最近発光ダイオード（ＬＥＤ）やランプなどを
用いてデ゛ジタル表示させる傾向が高まっている。

しかしながらアナログ量である被写界情報をデジタル量
に変換する、いわゆるＡＤ変換回路は極めて複雑な回路
構成を必要とし、さらに該Ａ−Ｄ変換に必要な時間、前
回のサイプリングによってＡ−Ｄ変換されたデジタル量
を記憶するための回路を必要とした。

したがって、本考案の目的は極めて簡単な回路により、
高精度にアナログ量である被写界情報をデジタル量に変
換すると共に、前記Ａ−Ｄ変換を高速で行なわせしめる
事により、前記Ａ−Ｄ変換に要する暗度は表示用ＬＥＤ
を消灯せしめても視覚的には消灯を確認できないように
して、前記記憶回路の必要のないようにしたデジタル表
示回路を提供するにある。

以下本考案を図面に従って説明する。

第１図は本考案のデジタル表示方式の一実施例を示す系
統図である。

第１図においてくり返しパルスを発生する第１の発振器
で、コンデンサを急速に充電する制御回路１３もしくは
定電流源３による積分回路２への充電を制御する。

４は測光演算回路、７は基準電圧回路で、各々比較器５
，６により前記積分回路２の出力電圧と比較される。

８はクロックパルスを発生する第２の発振器で、前記比
較器５の出力と論理回路９を介してカウンタ１０のクロ
ックパルス端子に入力される。

一方比較器６の出力はカウンタ１０のリセット端子に人
力され、該カウンタ１０の出力は表示用ＬＥＤ１２を駆
動するデコーダ回路１１に接続される。

上記構成における動作はくり返しパルスを発生する第１
の発振器の制御により、積分回路２がその出力を上昇さ
せ、基準電圧回路７の出力に達すると、比較器６により
カウンタ１０のリセットは解除され、カウンタ１０はク
ロックパルスを発生する第２の発振器８のパルスの計数
を開始する。

さらに積分回路２の出力が測光演算回路４の出力に達す
ると、比較器５により論理回路９を動作せしめて、クロ
ックパルスのカウンタ１０への入力は停止させられ、該
カウンタ１０の内容はデコーダ回路１１を介して表示用
ＬＥＤを駆動する。

即ち前記積分回路２の出力が基準電圧回路７の出力に達
してから、測光演算回路４の出力に達するまでの時間に
おけるクロックパルスの数が、撮影情報のデジタル量と
なる。

第２図は第１図における測光演算回路４及び基準電圧回
路７の具体的な実施例である。

１４は対数圧縮トランジスタで、該トランジスタ１４の
コレクタには、受光素子１５及び抵抗１７と共に自己バ
イアス回路構成されるＦＥＴ１５のゲートが接続され、
該ＦＥＴ１６のソースには抵抗１９と共にエミッタホロ
ア回路構成されるトランジスタ１８のベースが接続され
、該トランジスタ１８のエミッタは前記トランジスタ１
４のベースに接続される。

２３はＬＥＤで抵抗２４と共に電源２５に直列に接続さ
れ、ＬＥＤ ２３のカソードにはトランジスタ２１のベ
ースが接続される。

該トランジスタ２１のエミッタには抵抗２０が、コレク
タにはダイオード接続されるトランジスタ２２が接続さ
れている。

上記構成における動作は、受光素子１５の光電流ｉＰに
より定電流駆動されるトランジスタ１４のコレクタより
、ＦＥＴ１６、トランジスタ１８を介してトランジスタ
１４のベースに帰還がなされることにより、トランジス
タ１４のベース・エミッタ間電圧ｖ１は ｑ：電子の電荷 ＶＢＥ （１０） ：コレクタ電流がｉ。

時のベース・エミッタ間電圧 となる。

一方抵抗２０の両端電圧を■３・抵抗２０の抵抗値をＲ
２とすれば、トランジスタ２１のコレクタ電流１１は ｈ ＝ Ｖ３／Ｒ２（２） となる。

該コレクタ電流１１をコレクタに受けるトランジスタ２
２のベース・エミッタ間電圧■２はとなる。

ここで前記抵抗２０の両端電圧■３はＬＥＤ２３の順方
向電圧（約１．４ Ｖ）とトランジスタ２１のベース・
エミッタ間電圧（約０．６ Ｖ）との差電圧（約０．８
Ｖ）であり、ＬＥＤ２３の順方向電圧とトランジスタ
２１のベース・エミッタ間電圧の温度依存性はほぼ等し
く、ＬＥＤ２３の順方向電流による順方向電圧の変動は
電流の２倍の変動に対して３ＱｍＶ程度であり、前記差
電圧、つまり抵抗２０の両端電圧■３（約Ｏ，Ｓ Ｖ）
に比べて充分小さいものであるから、前記抵抗２０の両
端電圧ｖ３は温度依存性・電源電圧依存性の少ない電圧
となる。

第３図は第１図における積分回路２、定電流源３、比較
器５，６、論理回路９、急速充電制御回路１３の具体的
実施例である。

第３図において、くり返しパルスを発生する第１の発振
器１の出力を、コントロール端子（以下Ｃ０ＮＴと略す
）に受けるトランスミッションゲート （以下Ｔ−Ｇと
略す）２６のｌＮ−０ＵＴ間には、積分コンデンサ２９
が接続され、該Ｔ−Ｇ２６のＩＮ端子には抵抗２８と共
に自己バイアス回路構成されるＦＥＴ ２７のゲート、
及びコンパレータ３０．３１の各々非反転入力、反転入
力及び該コンパレータ３０．３１の出力をＣ０ＮＴ端子
へ、またＩＮ端子を抵抗３４を介して電源２５へ接続さ
れたＴ−Ｇ・３３．３２のＯＵＴ端子が接続され、前記
コンパレータ３０．３１の反転入力、非反転入力には、
それぞれトランジスタ１４のベース・エミッタ間電圧ｖ
１トランジスタ２２のペースエミッタ間電圧ｖ２が入力
され、コンパレータ３１の出力はカウンタ１０のリセッ
ト端子に接続・され、コンパレータ３０の出力はクロッ
クパルスを発生する第２の発振器８と共にＯＲ回路３５
を入力され、該ＯＲ回路３５の出力はカウンタ１０のク
ロックパルス端子に接続される。

該カウンタ１０の出力は表示用ＬＥＤ１２のカソードを
制御するデコーダ回路１１に接続され、該表示用ＬＥＤ
１２のアノ−９ドには、ベースを前記コンパレータ３０
の出力により制御されるトランジスタ３８のコレクタが
接続されている。

上記構成における動作を第４図タイムチャートを用いて
説明する。

ここでくり返しパルスを発生する第１の発振器１の出力
Ｖ４が、時刻ｔ１において’ＬＪ （’ＬＪとはスレッ
シュホールド電圧以下の電圧を示す）から「ＨＪ （Ｈ
Ｊとはスレッシュホールド電圧以上の電圧を示す）に変
化すると、Ｔ−Ｇ・２６はｒＯＦＦ」からｒＯＮ、とな
り、コンデンサ２９の電荷は放電されるので該コンデン
サ２９の電圧Ｖ５は下降し、コンパレータ３０の出力電
圧Ｖ６は「Ｈ」から「Ｌ」、コンパレータ３１の出力電
圧■７はＬからＨとなる。

更に時刻ｔ２において前記第１の発振器１の出力■４が
ＨからＬに変化すると、Ｔ−Ｇ２６はｒＯＮ。

からｒＯＦＦ、となり、コンテ゛ンサ２９（ま、自己バ
イアス構成されるＦＥＴ２７の定電流１２と、抵抗３４
゜Ｔ−Ｇ・３２を通して流れる電流ｉ３の合成電流とに
よって充電される。

該コンデンサ２９の時刻ｔにおける値Ｖ５は、１３）１
２、抵抗３４の抵抗値Ｒ３〉Ｔ・Ｇ３２のＯＮ抵抗とし
、コンデンサ２９の容量を０１とすれば、 ■ＤＤは電源２５の電圧となる。

該コンデンサ２９の電圧Ｖ５がコンパレータ３１の非反
転入力電圧■２に時刻ｔ３において達すると、コンパレ
ータ３１の出力電圧■７はＨからＬとなり、カウンタ１
０のリセットが解除されるため、ＯＲ回路３５を介して
カウンタ１０のクロックパルス端子に入力されている第
２の発振器８のパルスをカウンタ１０は計数を開始する
。

一方コンパレータ３１の出力電圧ｖ７がＨからＬとなる
ため、Ｔ、Ｇ、３２はＯＦＦとなり、コンテ゛ンサ２９
はＦＥＴ ２７の定電流１２によってのみ定電流充電さ
れる。

ＦＥＴ２７のゲートソース間電圧を■６５、抵抗２８の
抵抗値をＲ４とすれば、コンデンサ２９の電圧Ｖ５は となる。

さらにコンデンサ２９の電圧が上昇して、時刻ｔ４にお
いてコンパレータ３０の非反転入力電圧■１に達すると
、コンパレータ３０の出力電圧ｖ６はＬからＨとなり、
ＯＲ回路３５の動作によって第２の発振器８のパルスは
カウンタ１０に入力されなくなる。

一方コンパレータ３０の出力電圧Ｖ６がＬからＨとなる
ためＴ、Ｇ、３３はオンとなり、コンデンサ２９はＦＥ
Ｔ ２７の定電流１２と抵抗３４Ｔ、Ｇ。

３３を通して流れる電流ｉ４の合成電流によって充電さ
れる。

（４）式の場合と同様な近似を行なえば、コンデンサ２
９の電圧Ｖ５は となる。

以上において、カウンタ１０がクロックパルスを計数す
る時間Ｔは、（５）式においてｖ５−Ｖｌ・ｔ＝ｔ４と
する事ニヨリ となる。

ここで光電流ｉＰは被写体輝度Ｂのアペックス表示量Ｂ
Ｖに対して、ｉＰは １ｐ＝ｔｐｏ ２Ｂｖ （９） ＩＰＯ・・・ＢＶ−〇における光電流のように示される
から、（８）式は となる。

ここで前記（２）式において１１ようにＲ２を設定すれ
ば（１０）式は ｉＰｏ″となる となる。

また第２の発振器８によるクロックパルスの発振周期を
Ｔ。

とすれば、カウンタ１０によって計数されたパルスの数
Ｎは となる。

（１２＋式においてに設定すれば、０２）式は“”Ｎ＝
Ｂｖ”となり、前記カウンタ１０の内容をデコーダ１１
に入力し、表示用ＬＥＤ１２を駆動するならば、被写体
輝度Ｂのアペックス表示量Ｂｖを１ステツプごとに表示
することができる。

以上の動作において、コンパレータ３０の出力電圧■６
がＬの間、つまり、ｔｌがらｔ４の間、インバータ３６
、抵抗３７を介してベースがコンパレータ３０の出力に
接続されているトランジスタ３８は「ＯＦＦ」であり、
表示用ＬＥＤ１２は消灯されている。

すなわちカウンタ１０がリセット状態及び計測している
間は表示用ＬＥＤ１２は消灯されている。

しかしながら、（４）式、（６）式におけるＲ３を適当
に選ぶ事により、ｔ３−ｔ２及びｔ４から前記コンデン
サ２９の電圧が定常状態に達するまでの時間を任意に短
かくすることができる。

したがって前記ｔ１からｔ４の間の時間、つまり表示用
ＬＥＤ１２が消灯している時間は短縮され、視覚的には
、該ＬＥＤの消灯は確認されずに、表示用ＬＥＤ１２は
常時点灯しているかのように見える。

さらにｔ４がら前記コンデンサ２９の電圧が定常状態に
達するまでの時間も短縮されるので、サンプリングの回
数をあげる効果もある。

以上述べたように、本考案によれば、簡単な回路構成に
より、アナログ量である被写界情報を高速にデジタル量
に変換する事が可能となり、さらに変換されたテ゛ジタ
ル量を記憶するための回路の必要もなく、また電源電圧
依存性の少い、すぐれたデジタル表示回路を提供するこ
とができる。

また、本考案によれば、計測時間ｔ３−Ｙ４は直接Ｅｖ
値に対応すると共に、ｔ２からｔ３までの時間はコンテ
゛ンサーが急速に充電されることがら計測時間ｔ３−１
４の減少を図ることができ、これによってカウンタの内
容は、Ｅｖ値に直接比例した簡単なデコーダ回路でＬＥ
Ｄ表示を行なうことができると共に、計測時間中は表示
を消灯しカウンタの変化中の表示を防止できる効果も有
するものである。

【図面の簡単な説明】

第１図は本考案のデジタル表示方式の一実施例を示す系
統図である。 第２図は第１図における測光演算回路４及び基準電圧回
路７の具体的な実施例である。 第３図は第１図における積分回路２、定電流源３、比較
器５，６及び論理回路９、急速充電制御回路１３の具体
的な実施例である。 第４図は第３図のタイムチャートである。 １：くり返しパルスを発生する第１の発振器、２：積分
回路、３：定電流源、４：測光演算回路、５．６：比較
器、７：基準電圧発生回路、８：クロックパルスを発生
する第２の発振器、９：論理回路、１０：カウンタ、１
１：テ゛コーダ回路、１２：表示用ＬＥＤ、１３：急速
充電制御回路、１４：対数圧縮トランジスタ、１５：受
光素子、１６．２７ ： ＦＥＴ、１７゜１９、２０．
２４．２８．３４．３７ ：抵抗、１８．２１．２２．
３８ ：トランジスタ、２３ ： ＬＥＤ、２５．電源
、２６．３２．３３ ニドランスミッションゲート、２
９：コンテ゛ンサ、３０゜３１：コンパレータ、３５
： ＯＲ回路、３６：インバータ。

Claims (1)

【実用新案登録請求の範囲】
1. 定電流源と、該定電流源により充電されるコンデンサと
   、該コンデンサの充電、放電を制御する第１の発振器と
   、基準電圧回路と、被写体輝度の積分値に比例した出力
   電圧を発生する測光演算回路と、クロックパルスを発生
   する第２の発振器と、上記コンテ゛ンサの充電電圧が基
   準電圧回路から出力される基準電圧ｖ２に達した時点ｔ
   ３から上記測光演算回路の出力電圧ｖ１に達する時点ｔ
   ４までの期間中上記第２の発振器によって発生するクロ
   ックパルスの数をカウントするために上記第２の発振器
   に接続されたカウンタと、該カウンタによってカウント
   されたクロックパルスの数に従って被写体輝度のデジタ
   ル量を表示するために上記カウンタに接続された表示手
   段と、上記定電流源に並列に配設された急速充電回路と
   から成り、上記コンテ゛ンサは、充電電圧が基準電圧ｖ
   ２に達した時点ｔ３以前においては前記定電流源と急速
   充電回路による合成電流により急速充電されると共に、
   上記表示手段は、カウンタがリセット状態及び計測して
   いる間は消灯していることを特徴とする露出計における
   テ゛ジタル表示回路。